


جامعة حضرموت

للعلوم والتكنولوجيا

الدَوَائِرُ المُتَكَامِلَة



إعداد وتأليف

الدكتور فارس يعقوب بهنام — عدنان رحمان عبدالله — عبدالهادي أحمد عبيد

الدَّوائِرُ المُتَكامِلَة



الدوائر المتكاملة

إعداد وتأليف

الدكتور فارس يعقوب بهنام

مدرس

عبد الهادي أحمد عبيد

مدرس

عدنان محمد عبد الله

مدرس مساعد

المحتويات

المادة | الصفحة

المقدمة

ان تقدم تقنية الدوائر المتكاملة غيّر كثيرا في اسلوب تصميم الدوائر الالكترونية وتنفيذها وكيفية التعامل معها . روعي في تأليف هذا الكتاب لتعريف الطالب على الدوائر المتكاملة وطرق تصنيعها ، فضلا عن استخدامها في المجال التطبيقي .

تم تنظيم محتويات الكتاب ليلائم بشكل خاص طلبة المعاهد الفنية للمرحلة النهائية من اقسام الالكترونيك وتقنية الحاسبات ، وقد حرصنا أن نعرف الطالب على الدوائر المتكاملة الاكثر استخداما حيث تعمقنا في دراستها وتحليلها لكي يستوعب وظيفتها واستخدامها في مختلف الأجهزة الالكترونية الحديثة يحتوي الكتاب على تسعة فصول ، يتناول الفصل الأول دراسة عوائل الدوائر المتكاملة وطرق تصنيعها بينما تشمل الفصول الثاني والثالث والرابع دراسة الدوائر المتكاملة (مكبر العمليات ، والعدادات والمؤقتات) ، أما الفصل الخامس فيتضمن دراسة حلقة الطور المغلق مع جوانبها التطبيقية ، وتشمل الفصول من السادس والسابع والثامن والتاسع الدوائر المتكاملة التي تستخدم مع الحاسب الدقيق واجهزة الأطراف المرتبطة به ابتداء من دوائر التحويل من الرقمي الى التنظيري وبالعكس ودوائر مضاعفة القنوات وكذلك طرق التوسيع في احجام ذاكرة الحاسب وانتهاءاً بمفاتيح التجفير واعادة حل الرموز.

نأمل أن نكون قد وفقنا بجهدنا المتواضع بغية افادة الطالب من المواضيع العلمية التي يحتويها الكتاب والله ولي التوفيق .

المؤلفون

١٩٨٩/١٠/١

الفصل الاول

تصنيع الدوائر المتكاملة

Integrated Circuits Fabrication

1 - 1 المقدمة Introduction

لقد أدى التطور الكبير لتقنيات تصنيع الدوائر المتكاملة منذ عام 1961 وحتى الان دورا كبيرا في تقدم صناعة الالكترونيات والحاسبات ، حتى عرفت هذه الفترة بعصر الحاسبات الالكترونية ، حيث دخلت الحاسبات والاجهزة الالكترونية والتي تعد الدوائر المتكاملة مكوناتها الاساسية ، كافة ميادين الحياة كالأجهزة المنزلية والاجهزة الطبية والساعات الالكترونية ووسائل الاتصالات بما فيها الاقمار الصناعية . كذلك قدمت الدوائر المتكاملة خدمات فائقة في السيطرة والتحكم المباشر للعمليات الصناعية الدقيقة .

1 - 2 ما الدوائر المتكاملة ؟ What is Integrated Circuit?

من الممكن تعريف الدائرة المتكاملة Integrated Circuit واختصارها (IC) بانها مجموعة من المكونات الالكترونية كالترانزستورات والثنائيات بالاضافة الى مقاومات ومتسعات مربوطة بعضها مع بعض داخليا وتقع ضمن غلاف واحد بحيث تظهر قطعة واحدة لها اطرف خارجية للادخال والاخراج والتزود بالقدرة المستمرة (غالبا يكون عدد الاطراف 14 أو 16 وربما اكثر أو اقل) ، وهي تقوم مقام دائرة الكترونية لها نفس الربط من مكونات الكترونية مستقلة (منفصلة) discrete components .

للدوائر المتكاملة مزايا عديدة موازنة بالدوائر الالكترونية ذات المكونات المنفصلة لعل من اهمها مايأتي :

1- صغر حجمها وخفة وزنها ، 2- جدارتها العالية في الاداء ، 3- كلفتها المنخفضة ، 4- سهولة أستعمالها ، 5- استهلاكها القليل للقدرة ، 6- مناعتها ضد الضوضاء .

بالنسبة لطبيعة استعمال الدوائر المتكاملة (حسب نوع الاشارة التي تتعامل معها) تقسم الى نوعين: الاول، الدوائر المتكاملة التناظرية Analogue Ic's والتي تشمل في العادة دوائر التكبير. والثاني، الدوائر المتكاملة الرقمية Digital Ic's والتي تشمل دوائر التحويل (التوصيل أو اللاتوصيل)، حيث يعد التحكم من اهم تطبيقات هذا النوع من الدوائر المتكاملة، فضلا عن تشغيل المعلومات وتخزينها في النظم الرقمية مثل الحاسبات الكبيرة والدقيقة وحاسبات الجيب واجهزة قياس الترددات.

3-1 خواص الدوائر Integrated Circuits Characteristics

تشترك الدوائر المتكاملة بخواص مشتركة من أبرزها ما يأتي:

أ. زمن الانتشار Propagation time tp:

وهو الوقت الذي تحتاج اليه الاشارة للوصول الى اخراج البوابة المنطقية من الادخال (البوابة المنطقية Logic gate تمثل جزء من الدائرة المتكاملة الرقمية)، ويعد زمن الانتشار مقياسا لسرعة تشغيل الدائرة المتكاملة. يكون زمن الانتشار غير مهم في حالة الاجهزة التي ليس للزمن دور مهم فيها حيث يكون زمن انتشار قدره (1ms)مقبولا كما هو الحال بالنسبة لنظم التحكم في العمليات الصناعية. لكن الحاسبات الرقمية الحديثة تتطلب زمن انتشار في حدود (1ns) ويتراوح زمن الانتشار في معظم انواع الدوائر المتكاملة المتوفرة الان بين (2ns) و. (100 ns) من الشكل (1 — 1) يمكن حساب زمن الانتشار من المعادلة (1 — 1)


$$tp = \frac{tPLH + tpHL}{2} \qquad ...(1-1)$$

حيث: tp هو زمن انتشار

$tpLH = t_1$ هو زمن الانقلاب من 0 الى 1 لاشارة الاخراج

$tpHL = t_2$ هو زمن الانقلاب من 1 الى 0 لاشارة الاخراج


تؤثر السعات الشاردة Stray capacitance والمتصلة باخراج البوابة تأثيرا ملموسا على الانتشار. والازمنة التي سبق ذكرها تفترض وجود مكثفات في الاخراج تتراوح بين (15 PF) و (30 PF).



الشكل (1-1) زمن الأنتشار في بوابة عاكسة (NOT)

ب. المناعة ضد الضوضاء Noise immunity :

الضوضاء هي الجهود العشوائية التي تتولد في مسارات الاشارات. ومن الممكن أن يتسبب ظهور الضوضاء في تحويل خاطئ للدوائر الرقمية. وتتولد عادة ايضا ضوضاء داخل الانظمة الالكترونية بسبب الشوشرة المتبادلة بين خطوط سير الاشارات ويراعي في تصميم البوابات المنطقية ان تكون لها مناعة ذاتية ضد هذا النوع من الضوضاء، وتعرف هذه المناعة بتوصيف مستويات حدية للاشارات. فمثلا يعرف حد الضوضاء المنخفض بأنه الفرق بين VoH (أعلى قيمة في منطق 0 لأشارة الاخراج) و VIL (أصفر قيمة في منطق 1 لاشارة الادخال). كما يعرف حد الضوضاء المرتفع بأنه الفرق بين VoL (أصغر قيمة في منطق 1 لاشارة الاخراج) و VIH (أعلى قيمة في منطق 0 لأشارة الادخال) وغالبا مايكتب اصغر الحدين في المواصفات بوصفة حدا للمناعة ضد الضوضاء. ولهذا يمكن تعريف المناعة ضد الضوضاء بأنها : درجة تحمل البوابة لحدوث تغيرات في مستويات أشارة الادخال بدون حدوث تغيير ملحوظ في اشارة الاخراج. يبين الشكل (1-2) العلاقة بين جهد الاخراج وجهد الادخال بالنسبة لبوابة NAND من نوع TTL حيث تمثل المساحات المضللة قيما للجهود من المفروض أن لاتصل جهود الادخال والاخراج لها. ويمكن الاستنتاج بأن جهد الاخراج لهذه البوابة سيكون أقل من 0.4 فولت في حالة المنطق 0 ويكون أعلى من 2.4 فولت في حالة المنطق 1 تبعا لمواصفات البوابة، كما تكون حدود الانتقال بين 2.0V, 0.8V.



الشكل (2-1) العلاقة بين جهد الأخراج وجهد الأدخال لبوابة NAND نوع TTL

وبذلك يمكن حساب حد الامان ضد الضوضاء للشكل (2-1) كما يأتي :

حد الامان ضد الضوضاء في حالة المنطق 0 :

$0.8 - 0.4 = 0.4V$

حد الامان ضد الضوضاء في حالة المنطق 1

$2.4 - 2 = 0.4V$


اذن حد الامان المضمون في المواصفات ضد الضوضاء مساوٍ لـ (0.4V) أي (400 mV) .

جـ. معامل التحميل (Fan-in) ومعامل التحميل (Fan-out):

أكبر عدد من اشارات الادخال المختلفة التي يمكن توصيلها على البوابة المنطقية يعرف بمعامل التحميل (fan-in). واقصى عدد من المداخل للبوابة يتحدد عادة بزمن انتشار الاشارة خلال البوابة ، على الرغم من وجود دوائر خاصة (تدعى Expander) تستخدم لزيادة عدد اشارات الادخال .

ويعرف معامل التحميل (fan-out) بانه اكبر عدد من البوابات التي يمكن امدادها بالاشارة المتولدة على اخراج البوابة بدون ان يتسبب ذلك في تغيير قيمة جهد الاخراج عن المواصفات .

يبين الشكل (3-1) بوابة AND ذات ثلاث اشارات ادخال C,B,A أي أن معامل التحميل (fan-in) يساوي 3 وتقوم بالتأثير على خمس بوابات متماثلة اي ان معامل التحميل (fan-out) يساوي 5 .



الشكل (3-1) بوابة AND لها معامل تحميل (fan-in) يساوي 3 ومعامل تحميل (fan out) يساوي 5

د – استهلاك القدرة (Power consumpation) :

تتحدد احتياجات الدوائر المنطقية من التيار الكهربائي بمواصفات استهلاكها للقدرة . وتتغير قيمة التيار الذي تسحبه البوابة من مصدر تجهيز القدرة تبعا للحالة المنطقية لأخراج البوابة ، فتسحب البوابة تيارا معينا عندما يكون الاخراج في منطق 1 وتيارا اخر في منطق 0 ، ويكتب عادة في المواصفات متوسط قيمة هذين التيارين.
تستهلك الدوائر المتكاملة ذات الاستجابة السريعة كمية اكبر من القدرة لكون المقاومات المستخدمة في تصميمها عادة اصغر قيمة من الدوائر الاعتيادية . علاوة على ذلك فان السعات الشاردة تسحب تيارات أعلى خلال عمليات التحويل الاسرع . ويعمل معظم انواع الدوائر المتكاملة بجهد تغذية (5V) وتستهلك قدرة في حدود (1 mw) الى (100mw) لكل بوابة .

هـ – مدى درجات حرارة الاشتغال (Operating temperature range) :

ان المقصود بمدى درجات حرارة الاشتغال هو درجات حرارة الجو المحيط بالدائرة المتكاملة والتي يمكن ان تعمل فيها بكفاية وفي حدود مواصفاتها وهناك عادة نطاقان لدرجات حرارة الدوائر المتكاملة ، أولها نطاق درجات الحرارة للاستخدامات العسكرية (من -55c° الى 125c°) والاخر يسمى نطاق درجات الحرارة للاستخدامات التجارية (من 0c° الى 70c°) وتصنع الدوائر المتكاملة للعمل في احد هذين النطاقين ، الا ان ذلك لايمنع من وجود بعض الانواع مصممة للعمل في نطاقات محددة أخرى من درجات الحرارة .


4-1 تقنيات تصنيع الدوائر المتكاملة
Integrated Circuits Fabrication Technologies

تدعى التقنيات المرتبطة بتصنيع الدوائر المتكاملة بـ (الالكترونيات الدقيقة microelectronics) وتوجد عدة تقنيات سيتم إستعراضها كما هو مبين فيما يأتي ، وهي : تقنية القطعة الواحدة ، وتقنية الغشاء الرقيق ، وتقنية الغشاء السميك ، والتقنية المختلطة.

1-4-1 تقنية الدوائر المتكاملة ذات القطعة الواحدة
Monolithic IC's Technology


وتسمى أيضاً أحادية البلورة والكلمة monolithic مشتقة من اللغة الاغريقية بمعنى الحجر الواحد ، وهي كلمة مناسبة لان المكونات جزء في رقاقة واحدة . وتعد هذه التقنية من أكثر التقنيات إستخداماً ويمكن بواسطتها الحصول على دوائر متكاملة تعمل بكفاية في ترددات عالية جداً تصل الى عدة ملايين الهرتز، وقد تم إنتاج دائرة متكاملة تحتوي على أكثر من 450000 ترانزستور تجارياً بإستخدام هذه التقنية.

يتم في البداية إنتاج بلورة من شبه الموصل نوع (P) إسطوانية الشكل طولها عدة سنتمترات وقطرها (5 cm) ، تقطع هذه البلورة الى شرائح wafers كثيرة بحيث يكون سمك الشريحة الواحدة (0.03 cm) ، ثم يصقل أحد وجهي الشريحة حتى يصبح سطحها أملس لامعاً (وذلك لتخلص السطح من العيوب) حيث يقل سمكها الى (0.01 cm). وتشكل هذه الشريحة طبقة الاساس substrate P وتستعمل هيكلاً أساسياً chasis لأجزاء الدائرة المختلفة . بعد ذلك توضع الشريحة في فرن تتجاوز درجة حرارته (1000 c°) ويسلط عليها بخار من مزيج من ذرات السليكون وذرات خماسية التكافؤ (ذرات عطاء donors) وعندئذ تتكون طبقة خفيفة شبه موصلة نوع (n) على السطح العلوي لطبقة الاساس P. تسمى هذه الطبقة الخفيفة بالطبقة الفوقية epitaxial layer (المصطلح epitaxial كلمة يونانية تعني مكوناً أو مرتباً على) ويكون سمكها من (0.1 mil) الى (1 mil) (حيث I mil = 25 μm). ولمنع تلوث الطبقة الفوقية ينفخ أوكسجين على سطحها وتتكون طبقة غازلة من ثاني أوكسيد السليكون (SiO_2) وهي تختم السطح كي يمنع أي تفاعل كيميائي آخر، وتسمى عملية الختم هذه بالتمهيد Passivation ويبين الشكل (4-1) المراحل آنفة الذكر.



الشكل (4-1) بلورة نوع P، ب شريحة ، جـ – الطبقة الفوقية ، د– الطبقة العازلة .


بعد عملية الاكسدة يتم فتح (حفر) شبابيك (كما هو موضح في الشكل (5-1) عبر طبقة الاوكسيد بإستخدام قناع ضوئي حيث يجري إنتشار العزل isolstion diffusion والذي بنهايته يمكننا الحصول على مناطق معزولة (جزر) من شبه الموصل n وتكون معزولة كهربائياً بعضها عن البعض وهي معزولة عن طبقة الاساس أيضاً. وبإتمام إنتشار العازل تعاد عملية الاكسدة حيث تغلق الفتحات (شبابيك) . وبإستخدام القناع الضوئي المبين في الشكل (5-1) يتم حفر فتحات جديدة لانتشار القاعدة نوع base diffusion P لاعطاء مناطق القاعدة للترانزستورات والمقاومات الكبيرة والاقطاب الموجبة للثنائيات. ويتبع إنتشار الباعث نوع emitter diffusion n لتكوين مناطق الباعث للترانزستورات والمقاومات القليلة والاقطاب السفلية للمتسعات حيث يتكون كل منها من منطقة n^+ ضمن الجزيرة المعزولة. بعد إنتشار الباعث وإعادة الاكسدة ، تستخدم طريقة القناع الضوئي كذلك لحفر فتحات من أجل التوصيلات الكهربائية لكل من القاعدة والباعث والجامع والانود والكاثود والنهايات المقاومات والاقطاب السفلية للمتسعات. ويتم تكثيف بخار الالمنيوم في إناء مفرغ على السطح ، حيث تتكون وصلات كهربائية ، بحيث يكون السليكون في مناطق الفتحات. وتؤدي الطبقة المعدنية هذه الى تشكل الاقطاب العلوية للمتسعات ، كما أنها تسمح بالتوصيل الكهربائي الى الدائرة المتكاملة. وبإستخدام الغطاء المعدني تجري إزالة الالمنيوم من المناطق غير المرغوب فيها وبهذا يتم تشكيل نموذج التوصيل المعدني. ويكتمل الاجراء الصناعي عن طريق إعتبار الرقاقات chips وهي لاتزال ضمن الشريحة وبعد ذلك يتم تقطيع الشريحة الى أجزاء مستقلة متشابهة يصل عددها الى (1000) دائرة متكاملة (رقاقة chip). وتوضع كل رقاقة على قاعدة مصنوعة من سيراميك ممعدن ، وتوصل مناطق التوصيل في القطعة بأسلاك رفيعة ثم تغلف الرقاقة




الشكل (1-5) خطوات عملية فتح شباك (حفر فتحة) في طبقة الاوكسيد بإستعمال القناع الضوئي. أ– طلاء طبقة الاوكسيد بالمادة الحساسة للضوء. ب– تعريض السطح الحساس للأشعة فوق البنفسجية UV جـ– إزالة الجزء الذي لم يتعرض للضوء ة الحساسة د– حفر الأوكسيد. هـ– إكتمال فتح الشباك بإنتظار عملية إنتشار.

بإحدى طرق التغليف التي سوف يتم شرحها لاحقاً. وتنتهي عملية الانتاج بالاختبار النهائي للدائرة المتكاملة بعد التغليف.

يبين الشكل (6-1) خطوات تصنيع الدوائر المتكاملة بإستخدام تقنية القطعة الواحدة، بينما يبين الشكل (7-1) الدائرة المتكاملة ذات القطعة الواحدة.



الشكل (6-1) خطوات تصنيع الدائرة المتكاملة ذات القطعة الواحدة.



الشكل (1-7) شريحة تحتوي على مئات من الرقاقات كل منها تحتوي على مئات العناصر.

1 – 4 – 2 تقنية الغشاء السميك Thick Film Technology :

تتميز تقنية الغشاء السميك بأنها اسهل في التصنيع وقليلة الكلفة ويكون الجزء الاساسي (السفلي العازل) عادة مكونا من سيراميك اوكسيد الالمنيوم الحاوي على كميات صغيرة من الاكاسيد الاخرى. وتكون ابعاد الجزء الاساسي عادة lxlx0.1 cm ويستخدم اسلوب طبع الشاشة Screen Printing لوضع العناصر غير الفعالة (مقاومات، ومتسعات...) على الجزء الاساسي، والشاشة هي عبارة عن شبكة من اسلاك الفولاذ غير القابل للصدأ (تشبه الى حد ما من حيث الشكل شبكة الاسلاك المستخدمة في

حماية الشبابيك من الذباب) تحتوي على 100 مشبك meshes للسنتمتر المربع الواحد وتكون مطلية بطلاء حساس للضوء.

اسلوب طبع الشاشة: تستخدم اساليب ضوئية تشبه تلك المستخدمة في عمليات العزل في طرق الانتشار السطحي الانفة الذكر في عملية فتح الشباك، من اجل تكوين نماذج على الشاشة، حيث تكون هذه النماذج مساحات ضمن المشبك. وتوضع الشاشة فوق الجزء الاساسي بحيث يبقى فراغ قليل بينها. ويجرى وضع حبر ناقل على الشاشة بوساطة ممسحة مطاطية. وتنزلق الشفرة المطاطية على الشاشة بضغط كاف لضغط مناطق الشبكة التي تقع تحت هذه الشفرة بحيث تلامس الجزء الاساسي. ويجرى دفع الحبر عبر فتحات المشبك. وتستمر الممسحة المطاطية بالحركة، بحيث تترك بعض الحبر على الجزء الاساسي. ويجفف غشاء الحبر السميك يعد ذلك في فرن تبلغ درجة حرارته 125C° ويمكن تكرار اجراء الشاشة هذا لاضافة عناصر جديدة للدائرة. ويجرى استخدام انواع مختلفة من الحبر لتشكيل خطوط التوصيل والمقاومات والمكثفات والعوازل الكهربائية.

ويمكن لاجراء صناعي معتاد أن يتضمن طبعا متسلسلا للأقطاب السفلية للمكثفات، والعوازل، والاقطاب العلوية، ونموذج التوصيل (النقل)، والعتبات، ونموذج المقاومة 1، ونموذج المقاومة 2، وفي فترات زمنية متقطعة ثم يوضع الجزء الاساسي في درجة حرارة عالية. ويؤدي هذا الى ايجاد خواص فيزياوية وكهربائية في الغشاء الذي يبلغ سمكه حوالي (0.001 cm) ويتبع الاجراءات السابقة عملية تشذيب trimming فائدتها ضبط القيم المحددة للمقاومات والمتسعات. ويجري تقليل قيمة المقاومة بالتشذيب عن طريق ازالة بعض الحبر حتى يتم الوصول الى القيمة المطلوبة. ويمكن زيادة قيمة المتسعة بالتشذيب في ازالة اجزاء من احد الاقطاب. وبعد التشذيب يتم طبع طلاء كامل على السطح وتسخينه في فرن درجة حرارته تصل الى (500 C°) ويجري بعد ذلك اضافة عناصر فعالة وغير فعالة، ثم اختبار الدائرة المتكاملة الناتجة.

1 – 4 – 3 تقنية الغشاء الرقيق Thin Film Technology :

يجرى تصنيع الدوائر المتكاملة ذات الغشاء الرقيق في جو مفرغ من الهواء، ويعد ذلك من مساوئ هذه التقنية لانها تحتاج الى اجهزة غالية الثمن. وتجود طريقتان أساسيتان لوضع الاغشية الرقيقة على الجزء الاساسي من أجل تشكيل خطوط التوصيل والمقاومات والعوازل الكهربائية. الاولى، وطريقة التبخير المفرغ Vacuum evaporation وفيها تسخن المادة

المراد وضعها حتى تبدأ بالتبخير، حيث تبدأ الذرات بالصعود وفق خطوط مستقيمة، وتعمل الذرات المصطدمة بالقرب من الجزء الاساسي أو السفلي على تشكيل طبقة رقيقة. والثانية، طريقة الفرقعة Sputtering حيث يتم فيها فصل ذرات المواد المطلوبة عن طريق قذفها بوساطة ايونات أو شوارد غازية عالية الطاقة، وتصطدم بعض الذرات المفصولة قرب الجزء السفلي مشكلة غشاءا رقيقا. ويمكن تحديد النموذج المطلوب على الجزء الاساسي بوساطة وضع فاصل فوق الجزء السفلي قبل وضع الغشاء حيث يقوم الفاصل بالسماح بتكوين الغشاء في المناطق المفتوحة فقط. ويمكن ايضا استخدام اسلوب اخر لهذه الغاية وفيه يسمح بتغطية السطح كليا بوساطة طبقة حساسة للضوء بحيث يمكن بعد ذلك اجراء الحفر فيها وفق النموذج المطلوب. ويكون الغشاء المشكل رقيق للغاية يبلغ سمكه $(10^{-5}cm)$.

وغالبا ماتكون الاجزاء الاساسية مكونة من الزجاج أو من اوكسيد الالمنيوم المصقول. وفي الحقيقة يمكن وضع الغشاء الرقيق على طبقة الاوكسيد لجزء سفلي من السليكون مع تشكيل العناصر الفعالة ضمن السليكون. ومن محاسن ذلك ان مقاومات الغشاء الرقيق تكون افضل نوعيا من تلك المصنعة ضمن السليكون. ولكون الاجزاء الاساسية للسليكون غالية الثمن، يفضل استخدام الاجزاء الاساسية غير الفعالة مع اضافة العناصر الفعالة كقطع مستقلة. وتصلح معادن الذهب والتنتاليوم والالمنيوم الأغشية المكونة لخطوط التوصيل ويستخدم التنتاليوم مع مواد اخرى للمقاومات. ويمكن تصنيع عدد من الدوائر المتكاملة ذات الغشاء الرقيق في وقت واحد على جزء سفلي مساحته عدة سنتمترات مربعة، ويمكن بعد ذلك تقطيعها بعد اخر عملية مفرغة.

1–4–4 تقنية الدوائر المتكاملة الهجينية Hybrid IC's Technology :

وتستخدم هذه التقنية مزيجا من التقنيات التي ذكرت في الفقرات السابقة فهي تضم دائرتين أو أكثر من دوائر احادية البلورة المتكاملة مع دوائر الاغشية الرقيقة والسميكة.

1–4–5 موازنة بين تقنيات تصنيع الدوائر المتكاملة

Comparison between IC's Fabrication Technologies

من خلال استعراض تقنيات تصنيع الدوائر المتكاملة، يبدو واضحا وجود بعض المحاسن والمساوئ في كل منها . وبصورة عامة تعتبر الدوائر المتكاملة احادية البلورة (ذات القطعة الواحدة) هي الافضل من ناحية انخفاض الكلفة في مجال الانتاج الموسع،

وكذلك صغر الحجم وكونها مناسبة للشبكات الرقمية وذلك بسبب حاجتها الى عدد كبير من العناصر الفعالة (كالترانزستورات والثنائيات بانواعها) والى عدد قليل من العناصر غير الفعالة (كالمقاومات والمتسعات). وعلى ذلك تشهد دوائر القطعة الواحدة استخداما اوسع من استخدام الانواع الاخرى، كما ان استخدامها هذا يتزايد بسرعة. بالرغم من ذلك فأن الاغشية الرقيقة والسميكة والمختلطة مهمة ايضا ولها استخدامات كثيرة في بعض التطبيقات المتخصصة.

تكون كلفة دوائر الاغشية الرقيقة اقل من كلفة دوائر القطعة الواحدة في مجال الانتاج الضيق. كما تكون مفضلة في الدوائر التي تحتاج الى عناصر فعالة قليلة وعناصر غير فعالة عديدة، وتكون مقاومات الغشاء الرقيق (موازنة مع مقاومات الانتشار المستخدمة في دوائر القطعة الواحدة) ذات نوعية جيدة، وامكانية سماح جيدة، واتزان حراري ممتاز، وسعة شرود منخفضة وتشويش (ضوضاء) منخفض، كما يمكن تصنيعها بقيم مختلفة وضمن مدى واسع. وتعد دوائر الغشاء المختلطة الممتازة من حيث عملها في حالة وجود جهد عال وطاقة عالية فالتركيب الهندسي لهذه الدوائر والفقد المنخفض للجزء الاساسي فيها يجعلها مناسبة لمجال الترددات الميكروية microwave range مابين الترددات فوق العالية Ultra high Frequency والى العديد من الكيكاهرتز GHZ حيث ان لها تطبيقات واسعة. وتمتاز الدوائر المختلطة بمرونة ودقة عاليتين، لذلك فهي مناسبة للدوائر الخطية ذات الاداء العالي.

تكون كلفة دوائر الغشاء السميك المختلط هي الاقل وبفروق كبيرة في مجال الانتاج الضيق. لهذا النوع من الدوائر المتكاملة مدى قيم المقاومات أكبر، ولاتقل نوعية العناصر غير الفعالة فيه عن مستوى دوائر الغشاء الرقيق. ولذلك تصلح لتصنيع الدوائر التي تحتاج الى العديد من العناصر غير الفعالة والقليل من العناصر الفعالة ويكون عمل هذا النوع من الدوائر المتكاملة ممتازاً في مجال الجهود والطاقات العالية، ومفيدا في مجال الترددات التي تصل الى عدة كيكاهرتز. تستخدم تقنية الغشاء السميك كثيرا من الدوائر التناظرية ذات الاغراض المتعددة.


ونظرا لكون دوائر الاغشية الرقيقة والسميكة المتوفرة تجاريا هي مجاميع من المكونات المتكاملة (العناصر غير الفعالة) والمنفصلة (العناصر الفعالة)، فأنها تكون اكبر من دوائر القطعة الواحدة لكنها اصغر من الدوائر المنفصلة.

1 – 4 – 6 تغليف الدوائر المتكاملة Integrated Circuits Packaging :

تعتبر عملية تغليف الدوائر المتكاملة ذات القطعة الواحدة من الامور المهمة وخاصة من ناحية الكلفة إذ في كثير من الاحيان يكون التغليف اغلى من محتويات الدائرة نفسها. توجد ثلاثة انواع رئيسية من طرق التغليف وهي :-

أ – تغليفة TO – 5


وهذه تشبه تغليفة الترانزستورات المنفصل الشائعة والمساة بنفس الاسم ولكن سمك التغليفة اصغر. توجد دوائر لها 8 أو 10 اطراف بهذه التغليفة كما موضح في الشكل (1 – 8).



الشكل (1 – 8) مكونات الغلاف ذي عشرة أطراف لتغليف نوع TO – 5 .

ب – التغليفة المسطحة flat Package ذات 14 طرف :


صممت هذه التغليفة بحيث يتم لحامها الى لوحات الدوائر المطبوعة Printed Circuit boards وبذلك زالت الحاجة الى وصلات اللحام غير المضمونة (أي قابليتها على التوصيل غير اكيدة). فضلاً عن ذلك فأن زيادة الحاجة الى عدد اكبر من اطراف التوصيل الخارجي للدائرة ادت الى ظهور هذا النوع المبين في الشكل (1 – 9) وانتشاره .



الشكل (1 – 9) التغليفة المسطحة ذات 14 طرف

ج – تغليفة DIL البلاستيك Dual – In – Line Package :

تتميز هذه التغليفة ذات الخطين المتوازيين برخص تكاليف تصنيعها وتعدد اطراف التوصيل كما هو موضح في الشكل (1 – 10). توجد عدة اشكال لهذه التغليفة تحتوي 40,32,24,20,16,14 طرف توصيل وتعد هذه التغليفة من اكثر الانواع انتشارا في الوقت الحاضر.



الشكل (1 – 10) تعليفة DIL ذات الخطين المتوازيين.

5-1 المقاومات المتكاملة Integrated Resistors :

هناك عدة أنواع من المقاومات التي تصنع بتقنيات الدوائر المتكاملة ، من أهمها :

أولا : مقاومات الانتشار diffusion resistors والتي تشكل عادة بطريقة انتشار القاعدة نوع P كما هو موضح في الشكل (1-11) ، ويمكن ايجاد القيمة التقريبية للمقاومة R من المعادلة (1-2).


$$R = Ro \frac{L}{W} \qquad ...(2-1)$$

حيث Ro مقاومة اللوحة للمادة وتقاس بوحدات الاوم لكل مربع / ohms **Square**

L طول المقاومة

W عرض المقاومة

(ابعاد المربع 1mil x 1mil)



الشكل (1-11) مقاومة انتشار

تتراوح القيم العملية لمقاومات الانتشار بين (50Ω) الى (20 kΩ) يستعمل انتشار القاعدة (حيث تكون square $R_o= 200\Omega$) في المقاومات عالية القيمة بينما يستعمل انتشار الباعث emitter diffusion (حيث تكون square $R_o=2\Omega$) في مدى المقاومات القليلة . من مساوئ هذا النوع من المقاومات سماحيتها الكبيرة (حوالي 20% الى 50%) مما يحدد من استخداماتها .

ثانيا : مقاومات الغشاء الرقيق thin film resistors التي تصنع بطريقة الترسيب بالتبخير المفرغ deposited vacuum evaporation ويكون النكروم أو التنتاليوم من بين مواد الغشاء الذي يستخدم في تصنيع هذه المقاومات ، وتتراوح مقاومة اللوحة لهذه المواد بين (10Ω) الى (10KΩ) . ويبين الشكل (1-12) طريقة تصنيع مقاومات الغشاء الرقيق .

توصيل معدني

SiO_2

P اساس



الشكل (12-1) طريقة تصنيع مقاومات الغشاء الرقيق .

ويمكن ايجاد قيمة المقاومة R التقريبية من المعادلتين (1-3),(1-4)) .

في حالة $s << w$ ...(3-1)

$$R = Ro\,\frac{LW}{w(s+w)}$$

في حالة $s = w$.(4-1)

$$R = Ro\,\frac{LW}{2w^2}$$

حيث s و w و L و W كما موضحة في الشكل (12-1) وتكون مقاومات هذا النوع ذات سماحية قليلة ومعامل حراري واطئ مما يجعلها ذات استخدامات واسعة .

مثال (1-1) :

كم هي ابعاد مقاومة الانتشار التي قيمتها (2KΩ) لها مقاومة اللوحة (o : 200Ω) في رقاقة لها عامل تصغير 125 مرة؟ .

الحل :

بالرجوع الى الشكل (11-1) الذي يمثل مقاومة الانتشار وعلاقة المقاومة التابعة للشكل يمكننا القول بأن :

$$R = Ro\,\frac{L}{W}$$

$$2 \times 1000 = 200\,\frac{L}{W}$$

$$\frac{L}{W} = 10$$

اذا فرضنا ان $W = 0.125$ inch وبما ان عامل التصغير هو 125 مرة فان عرض المقاومة في الرقاقة =

$$1\ \text{mil} = 0.001'' = \frac{0.125'}{125}$$

$$1'' = 1000\ \text{mils}$$

لذلك $L = 10$ mils (حيث

وهذا يعني ان ابعاد المقاومة هي (10×1 mils)

مثال (1-2) :

يراد تصنيع مقاومة ذات (5kΩ) و 2 watt باستخدام غشاء من مادة النيكروم سمكه 500 A° له ($R_o = 25\Omega/\square$) وفقد القدرة $40\ \text{watt/inch}^2$ ، اذا كانت $s = w$ فاحسب الابعاد W,L .

الحل :

$$2\ \text{watt} = 40\ \frac{\text{watt}}{\text{inch}^2}\ LW$$

عليه

$$LW = 0.05\ \text{inch}^2$$

$$R = 5 \times 10^3 = 25 \times \frac{LW}{2w^2} = \frac{25 \times 0.05}{2w^2}$$

عليه

$$w = 11.2\ \text{mils}$$

اذا فرضنا $W = 50$ mils فسوف يكون الطول ($L = 1000$ mils)

هذا يعني ان :

$L = 1000$ mils


$W = 50$ mils

$w = 11.2$ mils

$S = 11.2$ mils


6-1 المتسعات المتكاملة IC Capacitors :

توجد عدة انواع من المتسعات المصنعة بتقنيات الدوائر المتكاملة ، منها
اولا : متسعات الوصلة junction capacitors التي تعد من اسهل انواع المتسعات المتكاملة تصنيعيا ، وتكون عادة من نوع المتسعات القطبية التي تعتمد على قيمة الجهد وتستعمل للفصل والامرار. ان قيم الاعتيادية لهذه المتسعات $300PF/mm^2$ بعامل تفاوت (سماح) (± 30 %) أو اكبر ولهذا لاتصلح هذه الطريقة لتصنيع متسعات عالية القيمة بدقة جيدة ، اذ انها تحجز مساحات كبيرة من الدائرة المتكاملة أكبر بكثير من تلك المساحات المحجوزة للترانستورات والثنائيات . فعلى سبيل المثال في دائرة مكبر العمليات نوع 741 تشغل المتسعة الوحيدة في الدائرة (التي قيمتها 30 PF) حوالي 1/8 مساحة الرقاقة من بين 18 عنصرا من مكونات الدائرة . يبين الشكل (1-13) طريقة تصنيع هذا النوع من المتسعات.



الشكل (1-13) متسعة وصل بين T_1 و T_2

ثانيا : متسعات الغشاء الرقيق thin film capacitors ، تتكون هذه المتسعات من لوحين متوازيين الاول تمثله منطقة n^+ للباعث وللوح الثاني هو غشاء رقيق معدني وتفصل بين اللوحين طبقة من ثاني اوكسيد السليكون . وبسبب وجود طبقة الاوكسيد المعدني وطبقة شبه الموصل ، فان هذه المتسعات تدعى اختصارا MOS . ان قيمة متسعات اللوحين المتوازيين تتناسب طرديا مع مساحتها وعكسيا مع سمك طبقة الاوكسيد . تتراوح قيم هذه المتسعات عادة بين 300PF و 600PF لكل مليمتر مربع . تكون متسعات الغشاء الرقيق غير قطبية ولاتعتمد على الجهد (أي انها ثابتة القيمة). يبين الشكل (1 – 14) متسعة الغشاء الرقيق.



الشكل (14-1) تركيب متسعة الغشاء الرقيق والدائرة المتكافئة لها

مثال(1-3) :

أحسب المساحة التي تحتاج اليها متسعة غشاء رقيق سعتها 10PF .

الحل :

ان العلاقة التي تحكم السعة في هذه الانواع من المتسعات هي المعادلة

$$C = \frac{\epsilon o K A}{d} \quad ...(5-1)$$

حيث

ϵ_o : ثابت النفاذية للهواء ويساوي $8.85 \times 10^{-12} F/m$

K : ثابت العزل لثاني اوكسيد السليكون SiO_2 ويساوي (3.9)

d : سمك طبقة العازل ويساوي $500 A^\circ = 500 \times 10^{-10} m$

A : مساحة المتسعة بوحدات m (متر مربع)

C : سعة المتسعة بوحدات F (فاراد) .

وبتطبيق هذه العلاقة نحصل على

$$A = \frac{10 \times 10^{-12} \times 500 \times 10^{-10}}{8{\cdot}85 \times 10^{-12} \times 3{\cdot}9}$$

$$= 1{\cdot}45 \times 10^{-8} m^2$$


$$= 0{\cdot}224 \times 10^{-4} inch^2$$

$$= 22{\cdot}4 mils^2$$

1-7 ترانزستورات ثنائية القطبية المتكاملة Bipolar Integrated Transistors :

ويرمز لها BJT وتعد من العناصر الفعالة التي تصنع بتقنية القطعة الو·- لاتحتاج من مساحة الرقاقة الى اكثر من 3 mils X 5mils . تكون هذه التر·· نوعين PnP, npn ، وبسبب الانتاج والكلفة يفضل تصنيع ترانزستور نوع ··· في الدوائر المتكاملة ، كما ان حاملات الالكترونات تكون اكثر من حاملات الفجوات وهذا يجعل ترانزستورات npn مرغوباً فيها اكثر للعمل في نطاق الترددات العالية ، ومما يجعلها مرغوبا فيها اكثر كونها ملائمة للعمل مع الدوائر المتكاملة من نوع NMOS . ان سمك طبقة

القاعدة في الترانزستورات المتكاملة يكون بحدود (0.5 μm) ، ولهذا يصل تردد القطع الى حدود الكيكاهرتز GHZ ويمكن انتاج ترانزستورات ذات β فائقة بجعل سمك طبقة القاعدة (0.2 μm)تقريبا . يبين الشكل (1-15) ترانزستورا متكاملا بتقنية القطعة الواحدة من نوع npn للاستخدامات العامة .




الشكل (1-15) مقطع عرضي في ترانزستور BJTمتكامل بتقنية القطعة الواحدة نوع npn يستعمل للأستخدامات العامة

مثال (1-4)

وضح بالرسم مراحل تصنيع ترانزستور npn .

الحل

يوضح الشكل (1-16) مراحل تصنيع ترانزستور npn .
(أ) حفر جزءا من طبقة الاوكسيد (ب) تكوين منطقة معزولة نوع n (جـ) عملية أكسدة (د) انتشار الجامع (هـ) انتشار القاعدة (و) عملية أكسدة (ز) فتح شباك لكشف الجزيرة نوع P (ح) انتشار الباعث (ط) عملية أكسدة (ي) فتح ثلاثة شبابيك في طبقة الاوكسيد للوصول الى الجزر P,n و n (ك) اجراء التوصيلات المعدنية للأطراف : الباعث E ، القاعدة B والجامع C .




الشكل (16-1) مراحل تصنيع ترانزستور npn

1 – 8 ترانستورات تأثير المجال ذات الاوكسيد المعدني (MOSFET) :


تدعى هذه الترانزستورات احيانا MOS فقط ، ويكون تصنيعها سهلا جدا بتقنيات الدوائر المتكاملة ذات القطعة الواحدة فهي لاتحتاج الى سوى انتشار طبقتين من شبه الموصل n^+ على طبقة اساس P لنوع NMOS (أو طبقتين من شبه الموصل P^+ على طبقة اساس n لنوع PMOS).

وبعد ذلك يغطى السطح العلوي للشريحة بطبقة من مادة عازلة مثل SiO_2 أو Si_3N_4 أو Al_2O_3 وتكتمل عملية التصنيع باجراء التوصيلات المعدنية من مادة الالمنيوم للاطراف كما هو مبين في الشكل (1 – 17).

لقد شهدت هذه الانواع من الترانزستورات قفزات سريعة في مجالي التصنيع والاستخدام وخاصة في الدوائر المتكاملة التي تحتاج الى اعداد كبيرة من العناصر الفعالة وذلك لمحاسنها التي تتلخص بما يأتي : عدد خطوات التصنيع تكون قليلة ، استهلاكها القليل للقدرة ، تحتاج لمساحة صغيرة فقط لاتشغل اكثر من $(5\,mils)^2$ من مساحة الرقاقة (أي ثلث مساحة ترانزستور نوع BJT) ، وكذلك امكانية تصنيع MOS المتنامة التي تسمى CMOS (وهي في الحقيقة NMOS و PMoS احدهما مع الآخر كما هو مبين في الشكل (1 – 18) والتي يكون فقدها للقدرة قليلا جدا وذات استقرار حراري ممتاز.



الشكل (1 – 17) ترانزستور MOSFET نوع القناة n (اي NMOS)




الشكل (1 — 18) تركيب الترانزستور CMOS على الرقاقة

1 — 9 الثنائيات المتكاملة (Integrated Diodes) :

تصنع الثنائيات المتكاملة بتقنية القطعة الواحدة على غرار العناصر الفعالة حيث يمكن الحصول على الثنائيات المتكاملة باجراء التوصيلات المناسبة للترانزستور ثنائي القطبية BJT . توجد خمسة انواع من الثنائيات المتكاملة المشتقة من الترانزستور كما هو مبين في الشكل (1 — 19) ويعد النوعان أ و ب هما اكثر الانواع استعمالا .

يمتاز ثنائي القاعدة — الجامع (الشكل 1 — 19 جـ) بجهد انهيار (breakdown voltage) عال بحدود (5OV إلا انه يكون بطيئا نوعا ما حيث يكون زمن الاقلاب switching time حوالي 100 ns ، إلا انه يمكن تحسين زمن الاقلاب الى 70 ns عندما تقصر القاعدة مع الباعث (الشكل 1—19 د) . اما ثنائي القاعدة— الباعث (الشكل (1—19 ب)) فله جهد انهيار واطئ وزمن اقلاب حوالي (80 ns) وبنفس الطريقة السابقة يمكن تحسين زمن الاقلاب الى (20 ns) عندما تقصر القاعدة مع الجامع (الشكل 1—19آ) .


ان النوع الاخير المبين في الشكل (1 — 19 هـ) الذي يمثل ثنائي القاعدة— الباعث والقاعدة— الجامع يكون بربط الباعث مع الجامع ، وهو قليل الاستعمال لكونه بطيئا حيث يكون زمن الاقلاب له بحدود 150 ns وكذلك جهد الانهيار له قليل حوالي 5 V .




الشكل (ا – 9) الأشكال الخمسة المختلفة للثنائيات المتكاملة المشتقة من الترانزستورات المتكاملة نوع EJT

مثال 1 — 5

ارسم مقطع عرضي للدائرة المتكاملة المصنعة بتقنية القطعة الواحدة والتي يبين الشكل (1 — 20) الدائرة المكافئة لها.



الشكل (1 — 20) دائرة مكافئة لدائرة متكاملة بسيطة




دائرة متكاملة بسيطة لدائرة الشكل (1 — 20)

الحل :

مثال (1 — 6)

ارسم الاقنعة الاساسية اللازمة لانتاج الدائرة المتكاملة المبينة محتوياتها في الشكل (1 — 21).



الشكل (1 — 21)

الحل :

تحتاج هذه الدائرة الى أربعة أقنعة اساسية كما هو موضح في الشكل (1 — 22) للتصنيع وهي بالترتيب كما يأتي :

أ— قناع العزل isolation mask وفائدته تقسيم الرقاقة الى عدة اقسام (جزر) وبمساحات محددة ، وفي هذه الحالات توجد ثلاثة جزر احدها للترانزستور وتكون ابعادها 20 X 30 mils والثانية للثنائيات وتكون ابعادها 5 X 10 mils وباقي المساحة للمقاومات .


ملاحظة :

تم حساب الابعاد على اساس أن الترانستور يحتاج لـ 3 X 5 mils وكذلك الثنائي الواحد على اقل تقدير.

ب— قناع انتشار القاعدة base diffusion mask ويستعمل لتكوين قاعدة الترانستور والمقاومتين (1.5 kΩ , 1 kΩ) والاقطاب الموجبة (الانود) للثنائيات الاربعة .

جـ— قناع انتشار الباعث emitter diffusion mask ويستعمل لتكوين باعث الترانستور والمقاومة (600Ω) .

د- قناع التوصيلات المعدنية metalization mask وفيه يتم اجراء التوصيلات المعدنية باستعمال الالمنيوم لنقاط الدائرة كافة.



الشكل (1 – 22) الأقنعة الضوئية الأساسية اللازمة لأنتاج دائرة الشكل (1 – 21)


1 – 10 عوائل الدوائر المتكاملة Integrated Circuits Families :

يقوم مصنعو الدوائر المتكاملة بعمل تصميمات مختلفة وجديدة بدون التقيد بأي مواصفات قياسية. وقد أدى هذا الى ظهور أنواع جديدة ومختلفة (تعرف بالعوائل) للدوائر المنطقية. وانتشرت انواع معينة منها وأصبحت اكثر شيوعا وينتجها معظم المصانع. ويتم تصنيف عوائل الدوائر المتكاملة المنطقية تبعا لشكل دائرة البوابة الاساسية ومن اهم هذه الانواع مايأتي :

1 – 10 – 1 عائلة منطق الربط المباشر للترانزستور

Direct coupled Transistor Logic (DCTL)

ان هذه العائلة هي من اولى عوائل الدوائر المتكاملة المنطقية وأبسطها. وهي تمثيل للدوائر المنفصلة مع حذف متسعات الربط بين مراحل الترانسستورات (لهذا تسمى بالربط المباشر). ان الاستغناء عن هذه المتسعات له فائدة كبيرة في الدوائر المتكاملة بسبب الصعوبات التي تواجه تصنيع هذه المتسعات من ناحية الحجم والكلفة.



الشكل (1 – 23) دوائر المكونات الرئيسة في عائلة منطق الربط المباشر للترانزستور (DCTL) آ– بوابة لا (NOT) ب– بوابة لا او (NOR) ذات ثلاثة إدخالات جـ– بوابة لا و (NAND) ذات ثلاثة ادخالات


يوضح الشكل (1 – 23) بعض الامثلة لدوائر منطق الربط المباشر للترانزستور، حيث يبين الشكل (1 – 23أ) دائرة بوابة لا NOT والتي تمثل المكون الاساسي في هذه العائلة والتي تشتق منها بقية دوائر مكونات العائلة كما هو الحال مع دائرة بوابة لا أو NOR الموضحة في الشكل (1 – 23ب) ودائرة بوابة لا و NAND المبينة في الشكل (– 23 1جـ).

تمتاز دوائر عائلة الربط المباشر للترانستور بكونها: بسيطة وتحتاج لعناصر قليلة حيث يكفي مصدر مستمر واحد لتشغيلها وكذلك صغر مساحة الرقاقة بسبب عدم وجود متسعات الربط. غير انها تعاني من السرعة الواطئة في الاقلاب ومناعتها القليلة للضوضاء.

1 – 10 – 2 عائلة منطق المقاومة – الترانزستور

Resistor – Transistor Logic (RTL)

هي أول نوع من الدوائر المنطقية تم تصنيعها في هيأة دوائر متكاملة ويرجع ذلك لأن المصانع في المراحل الاولى من تصنيع الدوائر المتكاملة كانت بطبيعة الحال تميل الى استخدام نفس تصاميم الدوائر المعروفة ذات العناصر المنفصلة يبين الشكل (1 – 24) دائرة بوابة (لا أو) بسيطة من نوع منطق المقاومة – الترانزستور.




الشكل (1 – 24) دائرة بوابة لا أو (NOR) من نوع (RTL)


على الرغم مما تمتاز به عائلة منطق المقاومة – الترانزستور من سرعة في الاقلاب بالنسبة للقدرة المستهلكة حيث يتراوح زمن الاقلاب من 12 ns الى 40 ns عندما تكون القدرة 2 mw و 20 mw على التوالي للبوابة الواحدة ، فانها اخذت تتلاشى تقريباً بسبب عيوبها المتعددة . فهي تحتاج الى رقاقة ذات مساحة كبيرة بسبب احتوائها على مقاومات كثيرة كما ان مناعتها للضوضاء منخفضة (تكون عادة في حدود 300 mV وكذلك قلة عدد البوابات الممكن تغذيتها منها .

1 – 10 – 3 عائلة منطق الثنائي – الترانزستور (DTL) Diode – Transistor Logic

تمثل هذه العائلة النوع النوع الاول الذي صنعت به الدوائر المتكاملة ولايزال مستخدماً حتى الوقت الحاضر. يبين الشكل (1 – 25) دائرة بوابة – لاو (NAND) بسيطة من نوع منطق الثنائي – الترانزستور، كما يوضح الشكل (1 – 26) بوابة – لاو من نوع DTL محسنة باستخدام ترانستور اضافي لتقليل استهلاك القدرة وزيادة عدد البوابات الممكن تغذيتها منها .



الشكل (1 – 25) دائرة بوابة لا و (NAND) من عائلة DTL



الشكل (ا – 26) دائرة بوابة لا و (NAND) محسنة من عائلة DTL

في دوائر عائلة منطق الثنائي – الترانستور يكون زمن الانتشار في حدود 25 ns وتستهلك قدرة بين 5mw و 10mw لكل بوابة . ويمكن تغذية 8 الى 10 بوابات من بوابة من نوع DTL ، أما مناعتها ضد الضوضاء فتساوي 1 V تقريبا . وقد أصبح بالامكان في الوقت الحاضر تصنيع دوائر من عائلة DTL لها استهلاك قدرة في حدود 1 mw الى 2 mw للبوابة الواحدة ولها مناعة ضد الضوضاء عالية (5 V تقريبا) وزمن انتشار الاشارة يتراوح من (50 ns) الى (60 ns) .

1 – 10 – 4 عائلة منطق الترانزستور– الترانزستور


Transistor – Transistor Logic (TTL)

تعد عائلة منطق الترانستور– الترانستور TTL (وتدعى أيضا T^2L) من اكثر انواع الدوائر المتكاملة المنطقية انتشارا وذلك لما تميزت به من السرعة العالية والاستهلاك القليل للقدرة وصغر مساحة الرقاقة والكلفة الواطئة وفوائد متعددة اخرى وامكانية الاعتماد عليها . وتمثل النطاطات Flip – Flops على اختلاف انواعها والتي تقع ضمن تصنيف الدوائر المتكاملة ذات التكامل الصغير SSI امثلة على دوائر هذه العائلة . كذلك الحال مع دوائر

التكامل المتوسط MSI مثل فاتح (محلل) الجفرة decoder والذاكرات memories ودوائر الاضافة adders والعدادات counters و مسجلات الازاحة Shift registers والمضاعفات (تسمى المعددات ايضاً) multiplexers وانواع اخرى كثيرة.

لقد كان ظهور عائلة TTL نتيجة التطورات التي طرأت على عائلة DTL. وساعد على انتشار هذا النوع من الدوائر المتكاملة المنطقية سهولة تصنيع ترانزستور له اكثر من باعث (ترانزستور متكامل متعدد البواعث multi – emitter integrated transistor باستخدام تقنية الدوائر المتكاملة ذات القطعة الواحدة.

ويبين الشكل (1 – 27) دائرة بوابة لاو NAND من عائلة TTL.



الشكل (1 – 27) دائرة بوابة لا و NAND من نوع TTL

تم تصميم عدد كبير وانواع مختلفة من هذه العائلة ،وانتاجها لتقليل استهلاك القدرة وزمن الانتشار وزيادة مناعتها ضد الضوضاء. وعادة تتضمن المواصفات للدوائر من نوع TTL استهلاك قدرة في حدود 10 mw وزمن انتشار في حدود 10 ns ومناعة ضد الضوضاء تصل الى 1 V ، وتوجد عدة اصناف من دوائر TTL موضحة في الجدول (1–1).

الجدول (1 – 1) بعض المعلومات عن اصناف دوائر TTL

اسم المصنف	الاختصار	القدرة المستهلكة (mw)	زمن الانتشار (ns)	المناعة ضد الضوضاء (V)
أ– دوائر TTL السريعة	(HTTL)	16	6	1
ب– دوائر TTL ذات الاستهلاك القليل القدرة	(LTTL)	1	35	1
جـ – دوائر TTL باستخدام وصلة شوتكي	(STTL)	20	3	0.9
د– دوائر TTL باستخدام وصلة شوتكي ذات الاستهلاك القليل للقدرة	(LSTTL)	2	10	0.8

لقد تم وضع نظام متكامل لترميز الدوائر المتكاملة وترقيمها بشكل حروف وارقام. بحيث يمكن تقسيم الرقم والرمز الى اجزاء منفصلة متميزة يدل كل منها على معلومة عن الدائرة فعلى سبيل المثال SN 74 H21N تعني مايأتي :

SN دائرة مصنعة من اشباه الموصلات ، وهو مختصر لـ Standard Number (الرقم القياسي) في بعض الاحيان تعني شبكة شبه موصلة Semiconductor Network.

74 دائرة متكاملة من عائلة TTL تعمل في مدى درجات الحرارة التجاري (من OC° الى 70 C° +) وتعرف بسلسلة 74(74 Series)، كما توجد سلسلة 54 ذات المدى الحراري العسكري (من 55C° − الى 125°C +).

كذلك يحدد رقم السلسلة التغييرات المسموح بها في جهد تجهيز الدائرة VCC ففي سلسلة 54 يكون V CC بين 4. 5V الى 5.5 V.

اما في سلسلة 74 فيكون V_{cc} بين 4.75 V الى 5.25 V

H تعني ان الدائرة لها زمن انتشار قليل (أي سريعة) ، ويمكن أن يكون بدلا من H مايأتي :

L تعني دائرة ذات استهلاك قليل للقدرة.
S دائرة بها وصلة من نوع شوتكي وتكون سريعة جدا.
LS دائرة ذات استهلاك قليل للقدرة وبها وصلة من نوع شوتكي.

عند عدم وجود حرف (رمز) تكون الدائرة من نوع TTL القياسي.

21 رقم التسلسل للدائرة ويحدد الوظيفة التي تنجزها الدائرة المتكاملة وفي هذا المثال يدل الرقم 21 على الدائرة المتكاملة هذه تحتوي على بوابتين من نوع –و– AND لكل منها أربعة ادخالات.

N يدل على نوع التغليف وفي هذه الحالة يعني ان التغليف بلاستيكي وله أربعة عشر طرف توصيل أو اكثر على شكل خطين متوازيين (أي DIL) ، ويمكن ، أن يكون بدل الحرف N مايأتي :

P يعني ان التغليف خزفي وله أربعة عشر طرف توصيل أو اكثر من نوع DIL
F يعني ان التغليف مسطح.
L يعني ان التغليف على شكل اسطوانة معدنية (أي TO−5).


يرفق مع المنتج عادة استمارة معلومات Data sheet تتضمن المسقط العلوي للدائرة المتكاملة موضحا عليها نوع التغليف وارقام اطراف التوصيل ، كذلك تحتوي الاستمارة على مدى درجات الحرارة المسموح بتشغيل الدائرة فيه وجهود التجهيز المطلوبة وأقصى عدد من البوابات يمكن توصيلها على اخراج البوابة . ويلي ذلك كتابة متغيرات اسوأ حالات التشغيل . وأخيرا تبين استمارة المعلومات خواص الاقلاب للدائرة بتحديد زمن انتشار التغيير في الاشارة من "0" الى "1" ومن "1" الى "0" على فرض وجود حمل على البوابة يتألف من مقاومة (400 Ω) ومتسعة (15 pF) .

1 – 10 – 5 عائلة منطق ربط الباعث Emitter – Coupled Logic ECL :

تختلف دوائر هذه العائلة عن الانواع السابقة في أن الترانزستورات المستخدمة قد لاتعمل دائما في حالة اشباع . وانتشر استعمال هذا النوع من الدوائر المتكاملة في الحاسبات السريعة التي تتطلب سرعة عالية لانتشار الاشارات وذلك لما تتميز به دوائر منطق ربط الباعث من سرعة فائقة ، حيث يصل زمن الانتشار الى (2 ns) وتستهلك قدرة في حدود (25 mW) كما يصل عدد البوابات التي يمكن تغذيتها من بوابة واحدة من هذا النوع الى ثلاثين بوابة . وتوجد بوابات من هذه العائلة لها زمن انتشار حوالي (1 ns) واستهلاك قدرة حوالي (40 mW) . غير انه من مساوئ عائلة ECL مناعتها القليلة جدا للضوضاء والتي تكون في حدود (0.2 V) ويبين الشكل (1 – 28) دائرة ECL لبوابة أو/لا أو OR/ NOR.

تتوفر عائلة ECL تجاريا بشكل سلسلة تبدأ ب (10000) ويمكن ربط دوائر TTL و ECL من خلال محول ECL الى TTL (رقاقة 10125) ومحول TTL الى ECL (رقاقة 10124) . كذلك تتوفر سلسلة (100000) والتي تعد تطويرا لسلسلة 10000 ، ومن مزاياها عدم تأثرها بتغيرات درجات الحرارة أو تغيرات جهد التجهيز بحدود (20 %) .

تعد عائلات RTL و DTL و TTL و ECL واسعة الانتشار بين الدوائر المتكاملة المنطقية وتشترك في خاصية واحدة في التصنيع الا وهي اعتمادها على ترانستورات ثنائية القطبية بوصفها عناصر فعالة ، ويبين الجدول (1 – 2) موازنة بين هذه العائلات .



الشكل (1 – 28) دائرة بوابة أو/ لا أو OR/NOR من عائلة ECL


الجدول (1_–2) موازنة بين بعض عوائل الدوائر المتكاملة تستخدم الترانزستورات ثنائية القطبية

العائلة	جهد التجهيز Vcc (V)	استهلاك القدرة (mw)	زمن الانتشار (ns)	المناعة للضوضاء (V)
RTL	3·6	12	25	0·5
DTL	5	8	30	1·2
TTL	5	15	10	1·2
ECL	8	25	2	1·3

1 – 10 – 6 عائلة منطق شبه موصل الاوكسيد المعدني

Metal Oxide Semiconductor MOS

تعتمد هذه العائلة على ترانزستورات تأثير المجال FET في تصنيعها وتكون على نوعين PMOS و NMOS . تمتاز عائلة MOS بالبساطة والاستهلاك القليل للقدرة وصغر مساحة الرقاقة ولذلك تستخدم في تصنيع الدوائر ذات التكامل الكبير LSI مثل دوائر الذاكرات للحاسبات الرقمية . الا انها تعاني من زمن الانتشار العالي والذي يمثل السرعة القليلة . يوضح الشكل (1 – 29) دائرة بوابة لاو NAND من عائلة MOS ، ويلاحظ في هذه الدائرة عدم وجود المقاومات والمتسعات وهذا السبب في صغر مساحة الرقاقة وانخفاض كلفة انتاج الدوائر المتكاملة من هذا النوع . ان الفرق بين النوعين PMOS و NMOS من حيث التصنيع هو استخدامها لترانزستورات المجال نوع P ونوع N على التوالي ، ويوضح الجدول (1 – 3) موازنة بينهما .



الشكل (1-29) بوابة لاو (NAND) من عائلة MOS

يبين الجدول (1-3) موازنة بين عائلات PMOS و NMOS و CMOS للدوائر المتكاملة الرقمية.

الجدول (1-3) موازنة بين عوائل الدوائر المتكاملة الرقمية التي تستخدم ترانزستورات تأثير المجال FET


العائلة	إستهلاك القدرة (mw)	زمن الانتشار (ns)	المناعة للضوضاء (V)	التردد (MHZ)
PMOS	0.2	300	1.6	2
NMOS	0.2-1	20	1.6	15
CMOS	1(1MHZ عند)	30	2	10

7-10-1 عائلة منطق شبه الموصل المتمم Complementary MOS (CMOS) :

تعد عائلة CMOS تطويراً لعائلة MOS حيث تستخدم ترانزستورات تأثير المجال من نوعي PMOS و NMOS ولهذا فهي تحتاج الى مصدرين لتجهيز الجهد (V_{DD} و V_{SS} -) كما هو موضح في الشكل (1-30) والذي يمثل دائرة بوابة لا أو (NOR).

تحتاج الدائرة المتكاملة من نوع CMOS الى عناية خاصة وذلك بإتخاذ إحتياطات كبيرة عند لمس هذه الدوائر أو نقلها أو تركيبها بغية الحفاظ عليها من إحتمالات تلفها نتيجة الجهود الاستاتيكية من الاجهزة عند عدم ربط توصيلة أرضية للتخلص من هذه الشحنات. ويمكن تلخيص الاحتياطات اللازمة للحفاظ على دوائر CMOS بما يأتي :

1- عدم تغليفها بأية مادة يدخل في تركيبها البلاستيك أو النايلون.
2- عدم إستخدام الأقمشة الاعتيادية.
3- عمل توصيلات أرضية للأجهزة.
4- تغطية سطح مائدة العمل بلوح من النحاس وتوصيل هذا السطح النحاسي بالارضي.



الشكل (1-30) دائرة بوابة لا أو (NOR) من عائلة CMOS

5- يقوم الشخص الذي يتعامل بهذه الدوائر بإرتداء حلقة نحاسية حول الرسغ إحتياطياً إضافياً.
6- يجب توصيل الادخالات غير المستخدمة إما الى أطراف إدخال أخرى (مستخدمة) أو توصيلها بجهد التجهيز على التوالي مع مقاومة (220 KΩ).
7- يجب عدم ترك أي أطراف غير مستعملة أو غير متصلة بأي إشارات.
8- يجب عدم توصيل الاشارات الى الادخالات الا بعد توصيل جهد التجهيز.

اما المميزات الرئيسة لدوائر CMOS فهي.

1- لها ممانعة إدخال عالية جداً تصل الى (10^{12} Ω) ومتسعة (5PF).
2- يمكن أن تعمل بمدى واسع من جهد التجهيز (يتراوح من (3V) الى (15V)) كما يمكنها أن تعمل بجهد يصل الى (1V) أو (1.5V) وتسحب تياراً في حدود (15 μA) في بعض التطبيقات الخاصة مثل ساعات اليد الالكترونية الرقمية.
3- صغر المساحة بسبب عدم إستخدامها العناصر غير الفعالة مثل المقاومات والمتسعات.
4- إستهلاكها القليل للقدرة حوالي (10 nw)، ولها زمن إنتشار بحدود (35 ns).

5- تمتلك مناعة عالية ضد الضوضاء تصل الى 20% من جهد التغذية (بحدود (2V)).

6- قابليتها على تغذية عدد كبير من البوابات يصل أحياناً الى أكثر من (50) بوابة ونتيجة للميزات آنفة الذكر ورخص تكاليف التصنيع إستخدمت الدوائر المتكاملة من نوع COMS في عدد كبير من التطبيقات سواء منها الرقمية أو التناظرية ، وخاصة سلسلتها 4000B المعروفة .

أسئلة

1-1 أحسب أبعاد مقاومة الانتشار التي قيمتها(1·5 KΩ)ومساحتها علماً أن مقاومة اللوحة(200Ω/□)في رقاقة لها عامل تصغير (250 مرة) .


2-1 ما أبعاد مقاومة قيمتها(10 KΩ)وقدرتها (4w) مصنعة بإستخدام غشاء من مادة النيكروم سمكه (500 A°) له (R□= 25 Ω/□) وفقد قدرة ($40\ w/inch^2$) ، إذا كانت (W = 10w) و (w = s) .؟

3-1 كم هي مساحة متسعة الغشاء الرقيق التي سعتها (25 PF) ، إذا كان سمك العازل ($500 \times 10^{-10}m$) وثابت العزل (3.9) . ؟

4-1 وضح بالرسم مراحل تصنيع ترانستور المجال نوع (NMOS) .

5-1 أرسم مقطعاً عرضياً للدائرة المتكاملة ذات تقنية القطعة الواحدة والمبينة دائرتها المكافئة في الشكل (1-31) .

6-1 أرسم الاقنعة الاساسية اللازمة لتصنيع الدائرة المتكاملة المبينة محتوياتها في الشكل (1-31) إذا كانت قيمة المقاومة(2·2 KΩ).




الشكل (1 – 31) دائرة السؤال (1 – 5)

7-1 ماذا تعني (SN 7404N) للدائرة المتكاملة المبينة في الشكل (1-32).

8-1 لو ربطت البوابات الست المبينة في الشكل (1-32) على التوالي، فالمطلوب إيجاد : (1) زمن الانتشار للاشارة من لحظة دخولها البوابة الاولى لحين خروجها من البوابة السادسة، (2) القدرة المستهلكة في هذه الدائرة.

9-1 لو كانت دائرة الشكل (1-32) من عائلة CMOS ومن سلسلة (4000B) فكيف يعاد حل السؤال (1-8). ؟



الشكل (1-32) الدائرة المتكاملة SN7404N

الفصل الثاني ○

مكبر العمليات

Operational Amplifier

1-2 المقدمة Introduction:

مكبر العمليات هو دائرة مكبر ذو نسبة تكبير عالية (Go > 100000) مصنوع من اشباه الموصلات وعلى قطعة واحدة ويمتلك إستقرارية عالية وخواص خطية. يحتوي مكبر العمليات على ترتيب من المقاومات والثنائيات والترانزستورات بهيأة معنية لتنفيذ عمليات التكبير والعمليات الاخرى الخاصة بمعالجة الاشارات التناظرية.


أتاحت تكنولوجيا الدوائر المتكاملة تصنيع مكبر العمليات بصورة واسعة ويتوفر على المستوى التجاري بأسعار زهيدة وجودة عالية وشاع تطبيقاته وإستعماله وذلك لسهولة التعامل معه. تتوفر هذه المكبرات تجارياً على شكل دوائر متكاملة بصورة أحادية ومكبران أو أكثر على قطعة واحدة وبعدة أشكال تغليف. مثلاً مكبر العمليات (741) يكون مكبر واحد على قطعة ويتوفر تجارياً بثلاث أشكال تغليف في حين مكبر العمليات (747) يكون مكبران من (741) على نفس القطعة.

يناقش هذا الفصل الخواص الاساسية لمكبر العمليات المثالي والتطبيقي وكذلك إستخداماته في دوائر المكبر المعاكس وغير العاكس والضائف والمفاضل والمكامل ومكبر الاجهزة وتوليد الاشكال الموجية والمقارن والمكبر التفاضلي وكذلك إستخدامه في تصميم الحاسبة التناظرية لحل المعادلات التفاضلية. ويناقش كذلك طرق حماية مكبر العمليات عند إستخدامه في تصميم الدوائر المختبرية والتطبيقية.

2-2 مكبر العمليات المثالي The Ideal Operational Amplifier (opAMP)

تمثل دائرة مكبر العمليات بمثلث كما في الشكل (1-2).

يكون لمكبر العمليات طرفا إدخال ؛ العاكس ويؤشر عليه (–) والطرف غير العاكس ويؤشر عليه (+). الطرف العاكس هو الذي يسبب نقصان فولتية الاخراج عند زيادة فولتية الادخال ويعطي فرقاً في الطور مقداره (180°) مع الاخراج عند تسليط فولتية متناوبة عليه في حين تكون فولتية الطرف غير العاكس بنفس طور فولتية الاخراج. كما يكون هناك طرفان لفولتية التجهيز السالبة والموجبة (Vs + و Vs-) وطرفان للتعويض الترددي عموماً لاتؤشر الاطراف الاربعة الاخيرة على رمز مكبر العمليات عند رسم الدوائر. وهناك طرف لفولتية الاخراج.



الشكل (2 – 1) رمز مكبر العمليات

مكبر العمليات المثالي له الخواص الآتية :

1- يكون الكسب أو التكبير كبيراً جداً ويقترب من اللانهاية.

2- يكبر الفرق بين فولتيتي طرفي الادخال.

إذا كانت فولتية الطرف العاكس أكبر من فولتية الطرف الغير العاكس فأن فولتية الاخراج تكون موجبة. وإذا سلطت فولتية متناوبة على طرفي الادخال ، فأن فولتية الاخراج المتناوب تزاح بفرق طور مقداره (180°) وعندما يستخدم طرف الادخال غير العاكس فأن فرق الطور بين فولتيتي الادخال والاخراج يكون صفراً أي بنفس الطور.


3- تكون مقاومة الادخال بين طرفي الادخال دائرة مفتوحة وهذا يعني عدم مرور تيار إدخال الى المكبر.

4- تكون مقاومة الاخراج صفراً:

لاتوجد إزاحة صفرية وهذا يعني أن فولتية الاخراج تكون صفراً عند عدم وجود فرق فولتية على طرفي الادخال.

5- لاتعتمد الخواص السابقة على درجة الحراوة.

يمكن إعتبار مكبر العمليات التطبيقي أو الحقيقي كالمثالي تحت الاوضاع الاعتيادية للدائرة. يوضح الشكل (2-2) الخواص المذكورة آنفاً.



الشكل (2-2) خواص مكبر العمليات المثالي


أ- تكبير إشارتين متناوبتين ب- تكبير إشارة متناوبة جـ ، د- تكبير إشارة مستمرة (قطبيتان مختلفتان) هـ ، و - تكبير إشارة متناوبة وشكل موجتي الادخال والاخراج ي- مقاومة الادخال والاخراج للمكبر المثالي.

3-2 المكبر العاكس The Inverting Amplifier :

المكبر العاكس هو دائرة تقوم بتوليد فولتية اخراج سالبة من فولتية ادخال موجبة أوبالعكس. أما في حالة الفولتية المتناوبة فانه يولد فرقا في الطور مقداره 180° بين فولتيتي الاخراج والادخال. يكون معامل الكسب للمكبر العاكس 1 - عندما تتساوى فولتيتا الادخال والاخراج بالقيمة اي :

$$Av = \frac{Vo}{Vin} = -1 \qquad ...(1-2)$$

وهذا يعني ان الاتساع هو نفسه في فولتيتي الادخال والاخراج. يعتمد التكبير أو التوهين لفولتية الادخال في دوائر مكبر العمليات على قيم المقاومات الخارجية المربوطة. يبين الشكل (2-3) دائرة العاكس باستخدام مكبر العمليات.



الشكل (2-3) دائرة المكبر العاكس

اذا اعتبر مكبر العمليات مدخلا عاكسا مثاليا اتبع خطوات التبسيط التالية عند الحساب على اساس ان كسب الدائرة المفتوحة للمكبر لانهائي :

1- الفرق بين فولتيتي طرفي الادخال يساوي صفرا ضمن المدى المسيطر عليه.

2- تيار الادخال للمكبر يساوي صفرا.

اما اذا اعتبر مكبر العمليات مدخلا عاكسا تطبيقيا فسيكون هناك فروق في الحسابات عند القيم التي يتم حسابها فيما لوكان عاكسا مثاليا وكالآتي :

من استمارات البيانات لمكبر العمليات 741 يمكن ملاحظة ان التكبير يساوي $G_o = 200000$ حيث G_o هو كسب الدائرة المفتوحة لمكبر العمليات ولأجل الحصول على فولتية اخراج مقدارها 10v يجب ان يساوي فرق الفولتية على طرفي الادخال :

$$\Delta V = \frac{Vo}{Go} = \frac{10V}{200000} = 50\ \mu V$$

في حين تكون (ΔV) صفرا اذا كان المكبر مثاليا يمكن حساب الخطأ في فولتية الاخراج اذا استخدامنا معادلة كسب الدائرة المغلقة الاتية :

$$G = -\frac{1}{\frac{1}{Go} + \frac{Rin}{Ro}} \qquad ...(2-2)$$

حيث G هو كسب الدائرة المغلقة و Go هو كسب الدائرة المفتوحة . اذا كانت فولتية الادخال اكبر 1000 مرة من (ΔV) أي تساوي 50 mV لذا يمكن اهمال الفرق وهو $(50\ \mu V)$ كذلك تيار الادخال للمكبر يساوي $(80\ \mu A)$ وهذا التيار يمكن اهماله موازنة بالتيار Iin المار بالمقاومتين Rin و Ro . الفولتية على طرفي الادخال الموجب والسالب يساوي صفرا اي

$$\Delta V \approx 0$$

اذن تيار الادخال يساوي


$$Iin = \frac{Vin}{Rin} \qquad ...(3-2)$$

وهذا يعني ان كل تيار الادخال يمر عبر مقاومة التغذية العكسية Ro لان تيار الادخال لمكبر العمليات يساوي صفراً

اذا كان : $Vin = 2V \ ,\ Rin = 10\ K\Omega \ ,\ Ro = 10\ K\Omega$

بما ان فولتية الادخال موجبة فأنه يجعل فولتية الاخراج سالبة . بسبب توزيع الجهد عبر المقاومتين Ro و Rin فان الاخراج يساق للسالب فقط عندما تكون فولتية الطرف العاكس عند الصفر. تتحقق هذه الحالة عندما يمر كل تيار عبر مقاومة التغذية العكسية كما في الشكل (2-4) والذي قيمته :

$$Iin = \frac{Vin}{Rin} = \frac{2V}{10\ K\Omega} = 0.2\ mA$$



الشكل (4-2) تحليل دائرة المكبر العاكس


الفولتية المطلوبة لتحقيق هذه الحالة :

$$V_o = R_o . (- I_{in}) \; 10\ K\Omega . (- 0.2\ mA) = - 2V$$

فولتية الاخراج Vo لها اشارة سالبة لان التيار المار عبر المقاومة Ro والفولتية على طرفيها معكوسان. لذلك يساوي الكسب للمكبر العاكس :

$$G = \frac{V_o}{V_{in}} = \frac{- I_{in} . R_o}{I_{in} . R_{in}} = - \frac{R_o}{R_{in}} \qquad ...(4-2)$$

بما ان كسب الدائرة المفتوحة لمكبر العمليات يكون كبيرا تظهر تغيرات تيار الادخال المعتمد على درجة الحرارة كازاحة تعادل offsetdrift ولأجل ابقاء هذه الازاحة عند ادنى مستوى ممكن، يربط الطرف غير العاكس الى الارض عبر مقاومة تساوي المقاومة المكافئة لـ Ro//Rin كما في الشكل (2-5).




الشكل (5-2) دائرة ربط المكبر العاكس لتقليل مستوى إزاحة التعادل

4-2 مكبر العمليات بوصفه مكبرا غير عاكس

The noninverting operational Amplifier

في حالة المكبر غير العاكس تكون فولتيتا الادخال والاخراج لهما نفس القطبية ويكون فرق الطور صفرا عند تسليط اشارة متناوية على الادخال. في حالة أستخدامه بوصفه مكبرا غير عاكس فأن فولتية الادخال تجهز على طرف الادخال الموجب كما هو مبين في شكل (2-6).



الشكل (6-2) دائرة المكبر غير العاكس


بما ان فرق الجهد على طرفي الادخال صفرا اذا كان ضمن مدى الفولتية المسموح بتسليطها على المكبر فأن الطرف السالب يكون عند فوليتة الادخال.

المثال (1-2)

اذا كانت $Vin = 2V, Rin = 10K\Omega, Ro = 10K\Omega$ كما هو مبين في الشكل (7-2).

اذا كان طرف الادخال السالب عند (+2V) فان التيار المار من الطرف السالب الى الارض عبر المقاومة هو

$$Iin = \frac{Vin}{Rin} = \frac{2V}{10\,K\Omega} = 0{\cdot}2\ mA$$



الشكل (2-7) دائرة المثال (2-1)

هذا التيار لايمكن ان يأتي من المكبر ولكن يسري من الاخراج عبر مقاومة التغذية العكسية (Ro).

وهذا ممكن طالما ان طرف الادخال السالب يُشد الى جهد الارض وهذا يعني ان فولتية الطرف السالب تصبح اكثر سالبية من الطرف الموجب ونتيجة لذلك فأن الاخراج يساق الى الموجب طالما تيار الادخال بقي (0.2 mA). وبناء على ذلك فان فولتية الاخراج تصل الى قيمة :

$$Vo = Vin + Iin \cdot Rin = 2V + 0{\cdot}2\ mA\ 10\ K = 4V$$


اذا زادت فولتية الاخراج فأن فولتية الطرف السالب تصبح موجبة اكثر من الطرف الموجب عبر مقسم الجهد Ro,Rin والذي بدوره يقلل فولتية الاخراج. ممكن حساب كسب الدائرة كما يأتي :

$$G = \frac{Vo}{Vin} = \frac{Vin + Iin \cdot Ro}{Iin \cdot Rin} = \frac{Iin \cdot Rin + Iin \cdot Ro}{Iin \cdot Rin} = 1 + \frac{Ro}{Rin}$$

$$G = 1 + \frac{Ro}{Rin} = \frac{Rin + Ro}{Rin} \qquad ...(5-2)$$

في الشكل (2-8) مقسم الجهد المربوط الى الطرف الموجب يقلل تاثير فولتية الادخال.
الفولتية المجهزة الى طرف الادخال الموجب هي :

$$V+ = \frac{R_2}{R_1 + R_2} . Vin \qquad ...(6-2)$$




الشكل (2-8)

كسب الدائرة الكلي يقل تبعا لذلك الى القيمة الاتية :

$$Vo = \frac{Rin + Ro}{Rin} . V + \frac{Rin + Ro}{Rin} . \frac{R_2}{R_1 + R_2} . Vin \qquad ...(7-2)$$

$$G = \frac{Vo}{Vin} = \frac{Rin + Ro}{Rin} . \frac{R_2}{R_1 + R_2} = \left(1 + \frac{Ro}{Rin} \right) . \frac{R_2}{R_1 + R_2}$$

...(8-2)



الشكل (2-9) دائرة الضائف

2-5 الضائف Adder

باستخدام الضائف يمكن جمع اي فولتيات تناظرية مع اخذ الاشارة بنظر الاعتبار. يبين الشكل (2-9) دائرة ضائف لجمع فولتيتين Vin_1 و Vin_2 اذا جهزت فولتية الادخال الى الطرف الاول (1) فتكون الدائرة دائرة مكبر عاكس ويكسب

$$V = \frac{-Ro}{Rin} = -1 \qquad ...(9-2)$$

اذا كانت : $Ro = Rin\ 1$

المثال (2-2)

اذا سلطت فولتية (1V) على طرف الادخال الاول (1) و (3V) على الطرف الثاني (2) فعند اطراف مقاومات الادخال ذات العلاقة توجد لدينا فولتية متناسبة مع فولتية الادخال لذا اذا كانت $Rin1 = Rin2 = 10K\Omega, Ro = 100K\Omega$

فأن $Iin1 = 0.1mA, In2 = 0.3mA$. كلا تياري الادخال يسريان عبر مقاومة التغذية العكسية لذا فان فولتية الاخراج تكون :

$$Vo = -(Iin\ 1 + Iin\ 2) . Ro = -(0{\cdot}1\ mA + 0{\cdot}3\ mA) . 10\ K\Omega$$

$$= -4V$$

بما ان تيارات الادخال تجمع عند نقطة التفرع (نقطة اتصال مقاومة التغذية العكسية بمقاومات الادخال) فان فولتيات الادخال تجمع كذلك ويمكن ملاحظة ان الاشارة معكوسة بسبب تأثير المكبر العاكس ويمكن تصحيح ذلك بربط عاكس أخر الى الاخراج. اذا كانت احدى فولتيات الادخال سالبة بالنسبة للاخرى فأن اتجاه تيار الادخال لها يكون معكوسا عند نقطة التفرع وهذا التيار يطرح من تيار الادخال ونتيجة لذلك يظهر فقط الفرق بين فولتيتي الادخال على الاخراج. يمكن توسيع أي عدد من فولتيات الادخال وتكون فولتية الاخراج هي الجمع لكل فولتيات الادخال. بصورة عامة تكون فولتية الاخراج لأي عدد من فولتيات الادخال:

$$Vo = -Ro\left(\frac{Vin\ 1}{Rin\ 1} + \frac{Vin\ 2}{Rin\ 2} + \cdots + \frac{Vin\ n}{Rin\ n}\right) \quad ...(10-2)$$

اذا كانت:

$$Rin1 = Rin\ 2 = ... = Rin\ n = Rin$$

$$Vo = -\frac{Ro}{Rin}(Vin\ 1 + Vin\ 2 + ... + Vin\ n)$$

واذا كانت:


$$Ro = Rin :$$

$$Vo = -(Vin\ 1 + Vin\ 2 + ... + Vin\ n) \quad ...(11-2)$$

6-2 المقارن The Comparator:

يقوم المقارن (ويدعى بعض الاحيان كاشف العتبة Threshold detector) بمقارنة فولتيتي ادخال ونتيجة لهذه المقارنة يحدث تغير في فولتية الاخراج.


تكون فولتية الاخراج للمقارن في الشكل (2-10) اقصى فولتية موجبة عندما تكون فولتية الادخال سالبة وبمجرد تغير فولتية الادخال وتجاوزها الصفر فأن فولتية الاخراج تذهب الى اقصى فولتية سالبة.



الشكل (2-10) المقارن أ– الدائرة ب– الاشكال الموجية

اذا ربط الطرف السالب لمكبر العمليات الى الارض والفولتية جهزت الى الطرف الموجب فان قطبية فولتية الاخراج تتبع قطبية فولتية الادخال. أي انه بمجرد تجاوز فولتية الادخال الصفر فأن فولتية الأخراج تكون موجبة.

يبين الشكل (2-11) مقارنة لفولتيتي ادخال بنفس القطبية. وكمثال اذا وضعت فولتية مقدارها (1V +) بحيث تجاوزت فولتية الطرف الاخر (1V+) فان قطبية فولتية الاخراج تنعكس.




الشكل (2-11) دائرة مقارن لفولتيتي إدخال بنفس القطبية

يوضح الشكل (2-12) مقارنة لفولتيتي ادخال لها قطبيات متعاكسة.


اذا كانت $V_{in2} = V_{in1}$

فان طرف الادخال السالب يكون عند جهد الصفر ونقطة الانقلاب المضبوطة للمقارن تكون عند هذه الحالة. وبناء على ذلك يمكن بناء المقارن باستخدام مكبر العمليات. اذا استخدم المقارن مع مولد تاكو Taco generator الذي يولد فولتية اكبر من (15 V) يجب أن يزود مكبر العمليات بحماية مناسبة.



الشكل (2-12) دائرة مقارن لفولتيتي إدخال بقطبية متعاكسة


من الشكل (2-13) يمكن ملاحظة أن فرق الفولتية بين طرفي الادخال لايمكن أن يتجاوز (0.6 V) وذلك لوجود الثنائيين المربوطين عكسيا بصورة متوازية كذلك يمكن ملاحظة ان الفولتية على أي طرف من طرفي الادخال لايمكن أن تتغير عن الصفر بأكثر من فولتية ثنائي زينر فضلا عن فولتية الانحياز الأمامي للثنائي. تربط المقاومة (Rin) لحماية الثنائيات للحد من تيار. ويمكن ابدال الثنائيين المربوطين عكسيا بصورة متوازية بثنائيي زينر يربطان عكسيا على التوالي.



الشكل (2-13) دائرة حماية مكبر العمليات

2-7 المكبر التفاضلي The Differential Amplifier :

يقوم المكبر التفاضلي بتكبير الفرق بين فولتيتي طرفي الادخال وهو يكافيء المكبر الطارح ويختلف عنه بعامل التكبير أو الكسب. ويدعى المكبر التفاضلي كذلك بالمكبر المتوازن Balanced Amplifier ويبين الشكل (2-14) دائرة المكبر التفاضلي.



شكل 2-14 دائرة المكبر التفاضلي

من الدائرة في الشكل (2-14) يمكن حساب الكسب على وفق الآتي :


$$Vo = Vin\ 2 . \frac{Ro}{Rin + Ro} . \frac{Rin + Ro}{Rin} - Vin\ 1 . \frac{Ro}{Rin} \qquad ...(12-2)$$

$$Vo = (Vin\ 2 - Vin\ 1) . \frac{Ro}{Rin} \qquad ...(13-2)$$

يكبر الفرق بين فولتيتي الادخالين بنسبة تكبير Ro/Rin فقط اذا كانت مقاومتا الادخال Rin لهما نفس القيمة ومقاومتا التغذية العكسية Ro لهما نفس القيمة كذلك.

2 – 8 المكامل The Integrator :

تتناسب الفولتية الخارجة من المكامل مع التكامل الزمني لفولتية الادخال. ويبين الشكل (2 – 15) دائرة مكامل باستخدام مكبر العمليات.



شكل (2 – 15) دائرة المكامل

اذا كانت فولتية الادخال المسلطة Vin موجبة فأنها تسبب تيار ادخال مقداره :

$$Iin = \frac{Vin}{R} \qquad ...(14-2)$$

وباهمال التيار الداخل الى مكبر العمليات فأن كل تيار الادخال Iin يسري لشحن المتسعة C وبسبب ثبوت فولتية الادخال سينشأ تيار شحن ثابت لذا تزداد الشحنة على المتسعة خطيا مع الزمن :

$$Q = Ic \cdot t \qquad ...(15-2)$$

فرق الجهد على طرفي المتسعة يساوي

$$Vc = \frac{Q}{C} = \frac{Iin \cdot t}{C} = \frac{1}{RC} \cdot Vin.t \qquad ...(16-2)$$

بما ان سعة المتسعة ثابتة فالفولتية على طرفي المتسعة تزداد خطيا مع الزمن عندما تكون فولتية الادخال ثابتة مع الزمن.

وباستخدام قانون التفرع mesh law

$$\Delta V + Vc + Vo = 0, \Delta V \simeq 0$$

$$Vo = -Vc = -\frac{1}{RC} . Vin . t \quad ...(17-2)$$

اما اذا كانت المتسعة مشحونة الى فولتية ابتدائية Vco عند (t=o) عندما تسلط عليها فولتية ادخال Vin فأن فولتية الاخراج تساوي :

$$Vo = -\frac{1}{RC} . Vin . t + Voo \quad ...(18-2)$$

$$Voo = -Vco$$

حيث Voo هي القيمة الابتدائية لفولتية الاخراج. اما اذا كانت فولتية الادخال متغيرة مع الزمن فأن الصيغة الرياضية العامة الآتية هي التي تطبق للمكامل :


$$Vo = \frac{1}{RC} \int Vin(t) . dt + Voo \quad ...(19-2)$$

من المعادلة يلاحظ بأن المكامل يكامل فولتية الادخال Vin طبقا الى المعامل (1/RC) حيث RC هو الثابت الزمني للمكامل وهو الزمن اللازم لاجراء تكامل فولتية الاخراج Vo من صفر الى أن اصبح (1 Vin) أي :

من (Vo=0) الى (Vo=1 Vin)

2 – 9 الضائف – المكامل Adder – Intgrator :

عند الحاجة لاجراء عملية التكامل على اكثر من أشارة وجمعها في آن واحد يمكن استخدام دائرة الضائف – المكامل المبينة في الشكل (2 – 16).



الشكل (2—16) دائرة الضائف— المكامل

وباستعمال نفس الطريقة في اشتقاق علاقة فولتية الأخراج بفولتية الأدخال للمكامل نستنتج بسهولة علاقة الضائف—المكامل :


$$Vo\,(t) = \frac{1}{Rin\,1C}\int Vin\,1\,(t)\,dt + \frac{1}{Rin\,2C}\int Vin\,2\,(t) + \ldots + \frac{1}{Rin_n C}$$

$$\int Vin_n\,(\,t\,)\,dt + Voo \qquad \ldots(20-2)$$

حيث Voo هي القيمة الأبتدائية لفولتية المتسعة عند ابتداء عملية التكامل أي قيمتها عند (t=0). يستخدم الضائف المكامل بكثرة في الحاسبات التناظرية Analogue Computers.

2—10 المفاضل Differentiator :

تتناسب الفولتية الخارجة من المفاضل مع التغير في فولتية الأدخال بالنسبة للزمن. ويبين الشكل (2—17) دائرة المفاضل المثالي.



الشكل (2-17) دائرة المفاضل

لايوجد تيار يمر عبر المتسعة اثناء الشحن عندما تكون فولتية الادخال ثابتة ونتيجة لذلك لايوجد تيار يمر عبر مقاومة التغذية العكسية R لذلك تساوي فولتية الاخراج فولتية الطرف السالب وتساوي صفرا.

يسري تيار الشحن عبر المتسعة C عندما تتغير فولتية الأدخال والذي يساوي :

$$Iin = \frac{Q}{t} \cdot \frac{dQ}{dt} = C \frac{d\,Vin}{dt} \qquad ...(21-2)$$

حيث

$$dQ = C.\, d\,Vin$$

وعندها فأن فولتية الأخراج تساوي


$$Vo = -\,R.\,Iin = -\,R.\,C.\,\frac{d\,Vin}{dt} \qquad ...(22-2)$$

أما اذا كانت فولتية الأدخال جيبية فأن فولتية الاخراج تساوي :

$$Vo = \frac{R}{\frac{1}{jwc}}.\,Vin = j\,W\,RC.\,Vin \qquad ...(23-2)$$

من المعادلة (2-22) يمكن ملاحظة أن فولتية الاخراج تتناسب مع التغير في فولتية الأدخال بالنسبة للزمن وثابت التناسب هو الثابت الزمني ويساوي RC. وبالرجوع الى

المفاضل في الشكل (2–17) يمكن ملاحظة ان مقاومة الادخال تساوي المانعة السعوية للمتسعة عندما تكون فولتية الطرف السالب لمكبر العمليات عند جهد صفر. وهذا يعني أنه عند الترددات العالية تصبح ممانعة المفاضل صغيرة جداً مما يظهر تأثيره كحمل على اشارة الادخال المربوطة الى المفاضل. كذلك من المعادلة (2–23) يلاحظ بأن الكسب لأشارة جيبية يزداد خطيا مع زيادة تردد اشارة الأدخال. في حالة الأشارة المتناوبة تكون هناك فولتيات ضوضاء لها ترددات أعلى من تردد الأشارة الأصلية وتظهر كفولتيات مكبرة متداخلة مع فولتية الأخراج. وهذا الامر يكون واضحا اكثر في حالة الأشارة المركبة وبما أن تكبير المفاضل يتناسب مع تردد الأشارة فأن الاشارات العالية التردد تكبر بنسبة اكبر بكثير من الترددات الواطئة. يمكن معالجة هذه المشكلة وذلك بفصل blocking الترددات العالية. كما موضح في الشكل (2–18).



الشكل (2–18) دائرة المفاضل عند الترددات العالية

تقلل المتسعة Cs والمقاومة Rs الكسب عند الترددات العالية أما عند الترددات الواطئة فأن المفاضل يعمل بنفس الصيغ الرياضية المشتقة سابقا (2– 21 و 22 و 23).


2 – 11 مولد الأشكال الموجية The Wave Generator :

مولد الموجة المثلثة وموجة سن المنشار

Triangular – Waveform generator and Sawtooth generator

يقوم مولد الموجة المثلثة وموجة سن المنشار بتوليد فولتية متشابهة لشكل المثلث أو شكل سن المنشار وبصورة دورية يمكن تغير الأتساع والتردد للموجة. يتكون المولد من مقارن ذي تخلف Comparator with hysteresis ومكامل integrator.

من الشكل (2–19) اذا غذيت فولتية اخراج المقارن ذي التخلف بوصفها فولتية ادخال للمكامل فأنه يمكن الحصول على موجة مثلثية من اخراج المكامل.



الشكل (2 – 19) دائرة مولدة الموجة المثلثة وموجة سن المنشار

اذا كانت أقصى فولتية موجبة (تقريبا 13V+) موجودة على اخراج المقارن فأن المتسعة C تشحن بتيار مقدارهُ :

$$Iin = \frac{Voc\ max}{Rin} \quad ...(24-2)$$

وبتيار شحن ثابت فان الشحنة على المتسعة تكون

$$Q = Iin.\ t$$

حيث $Q = C.\ Vc$

لذلك Vc = فولتية اخراج المقارن

$$C.Vc = \frac{Vmax}{Rin} . t \quad ...(25-2)$$

وحيث أن

$$Vol = - Vc$$

اذن Vol = فولتية اخراج المكامل.

$$Vol = - \frac{Vmax}{C.R} \quad ...(26-2)$$

وهذا يعني ان الفولتية المتكاملة تهبط بصورة خطية. وعندما تصبح فولتية المقارن سالبة بدرجة كافية فان فولتية اخراج المقارن تقفز من (+ 13V) الى (−13V) أي سوف تغذى فولتية سالبة الى ادخال المكامل. المكامل الان يكامل الفولتية بالاتجاه الموجب ويستمر التكامل بهذا الاتجاه الى أن تتغير فولتية اخراج المقارن الى الحالة الموجبة.

تحدث نقطة انقلاب المقارن عندما تكون فولتية مقدارها صفر على طرف الأدخال الموجب للمقارن والتيار (IR_1) دائماً يساوي التيار (IR_2) عند نقطة الانقلاب فأن العلاقة بين فولتية الادخال والاخراج تكون :

$$\frac{|Vin|}{R_2} = \frac{|Voc\,max|}{R_1}$$

$$|Vin| = \frac{Voc\,max \, . \, R_2}{R_1} \quad ...(27-2)$$

المثال (2 − 3)

في الشكل (2−19) اذا كانت ($R_1 = 20K\Omega$),($R_2 = 10K\Omega$) واقصى فولتية لاخراج المقارن تساوي ($Vocmax = \pm 13V$). أوجد فولتية نقاط الانقلاب وارسم الاشكال الموجية الخارجة.

الحل :

$$| Vin | = \frac{| Voc\,max | . R_2}{R_1}$$

$$| Vin | = \frac{\mp 13V.\ 10\ K\Omega}{20\ K\Omega}$$

$$VoI = Vin = \pm\ 6.5\ V$$

تكون نقاط الانقلاب عند ($\mp$6.5V) وتعتمد على اتجاه التكامل. يكامل المكامل فولتية الأخراج الى :

$$\Delta VoI = 13\ V$$

يمكن حساب الزمن اللازم من الصيغ المشتقة سابقا :

$$C.\ \Delta VoI = \frac{Voc\,max}{Rin} .\ \Delta t$$

$$\Delta t = \frac{Rin.\ \Delta VoI}{Voc\,max} = Rin\ C.\ \frac{13\ V}{13\ V}$$


زمن الدورة يساوي

$$T = 2\Delta t = 2\ Rin.\ C \qquad ...(28-2)$$

التردد يساوي

$$F = \frac{1}{2\ Rin.\ C}$$

يمكن تغيير عرض النبضة وذلك بتغير زمن الشحن أي بتغيير (Rin, C) والحصول على موجة سن المنشار والموجة المثلثية والموجة المربعة والنبضات كما في الشكل (2 — 20).




الشكل (2 – 20) الاشكال الموجية آ– الموجة المثلثة . ب– موجة سن المنشار

2 – 12 مكبر الأجهزة The Instrumentation Amplifier :

مكبر الأجهزة هو نوع مطور من المكبر التفاضلي يمتلك ممانعة ادخال عالية جدا ($10^{12}\Omega$) ويستطيع استقبال اشارات منخفضة المستوى جدا بحدود عدة مايكروفولتات والى بعض الفولتات والتي لايستطيع المكبر التفاضلي تكبيرها.

يتكون مكبر الأجهزة كما في الشكل (2 – 21) من تابع للجهد عند كل مدخل وهذا التابعان يسوقان مكبرا تفاضليا.



الشكل (2 – 21) دائرة مكبر الأجهزة

يستخدم مكبر الاجهزة عادة في واجهة أجهزة القياس خاصة للفولتيات الواطئة جدا لكونه يحتاج الى تيار ادخال قليل جدا هو 3PA للنوع LF352 والذي يمثل مكبر اجهزة على قطعة واحدة أو 2nA اذا استخدم النوع LM310 كتابعين للجهد والنوع LM307 كمكبر تفاضلي.

ويستخدم كذلك في تكبير اشارات التيار المستمر dc أو تغير اشارات المستوى الواطئ ببطء من محول الطاقة الذي يحول الكمية الفزياوية الى اشارات كهربائية مثل المزدوجات الحرارية في دوائر القياس والسيطرة للافران ومعيار الأجهاد.

2 – 13 الحاسبة التناظرية Analogue Computer :

تتكون الحاسبة التناظرية من مجموعة من مكبرات العمليات تعمل كعناصر حسابية لحل الصيغ الرياضية. وعادة تكون الصيغ الرياضية على شكل معادلات تفاضلية مما يتطلب اجراء عمليات جمع وتكامل وعكس الأشارات. لاتستخدم المفاضلات في الحاسبات التناظرية وذلك لتقليل مصادر الضوضاء ولرفع درجة الدقة للحصول على نتائج من الحاسبة.

لنفرض انه لدينا المعادلة التفاضلية التالية :

$$f(t) = \frac{dv(t)}{dt} + av(t) \qquad ...(30-2)$$

حيث f(t) يمكن أن يكون دالة متغيرة مع الزمن أو ثابتة وهي تمثل اشارة ادخال لدائرة حساب تناظرية.

$$\frac{dV(t)}{dt} = -aV(t) + f(t) \qquad ...(31-2)$$

لنفرض ان لدينا $(-\frac{dV(t)}{dt})$ بعد تكامل الحد نحصل على V(t) وبعد جمع هذا الحد من خلال ضائف مع ادخال دائرة الحساب التناظرية f(t) نحصل على $(-\frac{dV(t)}{dt})$ كما في الشكل (2–22).


حيث $a = \frac{R_3}{R_1}$

ويراعى اختيار قيم R, C بحيث يكون

$$R.C = 1 \qquad ...(32-2)$$

ولحل معادلة تفاضلية من الدرجة الثانية بالصيغة الآتية :

$$f(t) = \frac{d^2V(t)}{dt^2} + a\frac{dV(t)}{dt} + bV(t) \qquad ...(33-2)$$




الشكل (2 – 22) دائرة الحساب التناظرية للمشتقة الأولى

يكامل الحد $\left(\frac{d^2V(t)}{dt^2}\right)$ نحصل على الحد $\left(\frac{dV(t)}{dt}\right)$ وبتكامله مرة ثانية نحصل على $V(t)$:

ثم ندخلهم على ضائف مع الحد f(t) للحصول على $\left(\frac{d^2V(t)}{dt^2}\right)$ طبقا للمعادلة الآتية :

$$\frac{d^2V(t)}{dt^2} = -a\frac{dV(t)}{dt} - bV(t) + f(t)$$

يمكن تحقيق ذلك باستخدام دائرة مكبر العمليات المبينة في الشكل (2 — 23) حيث :



الشكل (2 — 23) دائرة الحساب التناظرية للمستقة الثانية

$$b = \frac{R_1}{R_3} \quad , \quad a = \frac{R_1}{R_2}$$

المثال (2—4)

صمم دائرة حساب تناظرية لحل المعادلة التفاضلية الآتية :


$$f(t) = \frac{d^2V(t)}{dt^2} + 10\frac{dV(t)}{dt} + 2V(t)$$

الحل :—

نعيد كتابة المعادلة الآنفة الذكر بالشكل الآتي :—

$$\frac{d^2V(t)}{dt^2} = 10\frac{dV(t)}{dt} - 2V(t) + f(t)$$

نفرض أنه لدينا الحد $\frac{d^2V(t)}{dt^2}$ وعند تكامله نحصل على $\frac{dV(t)}{dt}$ وعند تكامله مرة اخرى نحصل على $V(t)$ وباضافة الحدين الاخرين مع الحد f(t) خلال ضائف نحصل على الحد $\frac{d^2V(t)}{dt^2}$ كما في الشكل (2—24) .



الشكل (2 — 24) دائرة حساب تناظرية تمثيل الدائرة $10\frac{dv(t)}{dt} - 2V(t) + F(t)$


2-14 حماية مكبر العمليات Protection of opAMP :


يمكن للربط الدقيق داخل الدوائر الالكترونية المتكاملة ان يتلف اذا كان انحياز الطبقة السفلى اماميا ويسبب عطل الدوائر المتكاملة ويحدث ذلك نتيجة لاحد الاسباب الآتية عموما :

1- التيارات العابرة Transient Currents التي تحدث نتيجة لتشغيل مصدر الجهد أو اطفائه.
2- تفريغ متسعة الادخال عندما يهبط جهد المصدر الى الصفر كما في الشكل (2-25أ).
3- الزيادة المفاجئة للفولتية على طرفي الأدخال (V+, V-) لمكبر العمليات.
4- فولتية الفرق الداخلة الى مكبر العمليات قد تزيد عن اقصى فولتية مسموح بها على طرفي الادخال.

ان احتمالات حدوث هذه الاخطاء تكون اكثر في الدوائر المختبرية وكذلك احتمال ان يكون هناك اكثر من خطأ في نفس الوقت يسبب تلف مكبر العمليات ، وهناك بعض الحلول ودوائر الحماية التي يجب أن يزود بها مكبر العمليات لضمان عدم تلفه بسبب الاخطاء السابقة كما في الشكل (2 -25ب).

1- ربط ثنائيات ذات فولتية انهيار عالية على طرفي المصدر مما يمنع التلف الذي يحدث نتيجة للتيارات العابرة وتبدل قطبية المصدر وتيار تفريغ متسعة الأدخال.
2- ربط ثنائي زينر على طرفي توصيل المصدر للمكبر مما يوفر حماية من فرط الفولتية over Voltage.
3- توضع مقاومتان على طرفي الادخال للحد من التيارات العابرة نتيجة التغير المفاجئ في فولتية الاسلوب المشترك Common Mode Voltage العالية.
4- وضع ثنائيين سليكونيين بصورة عكسية على طرفي الادخال لمنع تسليط اكثر من (0.7V) على طرفي الأدخال.
5- من الضروري خاصة لمكبر العمليات (741) وضع دوائر الحماية لانه لايمتلك أي نوع من الحماية في تصميمه كما توضع في بعض التطبيقات متسعات امرار على الثنائيات المربوطة على طرفي المصدر وحسب نوع الاستخدام.





الشكل (2–25) حماية مكبر العمليات
أ– تفريغ متسعة الأدخال
ب– ربط دائرة الحماية

أسئلة

2–1 لدائرة المكبر العاكس المبينة في الشكل (2–3) اذا كانت (Ro = 1M Ω) و (Rin = look Ω) احسب كسب المكبر في الحالات الآتية

أ– اذا كان المكبر مثاليا .


ب– اذا كان كسب الدائرة المفتوحة (Go) يساوي (Go = 200,000) .

جـ– اذا كان كسب الدائرة المفتوحة (Go) يساوي (Go = 50,000) .

2–2 فولتية مستمرة مقدارها (Vin = 2V) جهزت الى مدخل مكبر عاكس في الشكل (2–3) اذا كانت (Rin = 10k Ω) (Ro = 50 K Ω) احسب فولتية الاخراج (Vo) .

2–3 غير فولتية الادخال للسؤال السابق بحيث تساوي (Vin = 25int) . أرسم فولتية الاخراج (Vo) مع فولتية الادخال (Vin) .

2–4 مصدر اشارة (Vs = 0.02 sint) ذو مقاومة داخلية مقدارها (Rs = 150 Ω) ربط الى ادخال مكبر عاكس ذو كسب مقداره (G = 50) كما في الشكل احسب القيمة المناسبة لـ (Rin,Ro,R) بحيث لايحمل المصدر بقوة .




الشكل (2–26) دائرة السؤال (2–4)

2-5 مكبر غير عاكس كما في الشكل (2-6) اذا كانت ($Rin = 2.2K\ \Omega$) و ($Ro = 15\ K\ \Omega$) وفولتية التجهيز ($Vc = +15\ V$) .

أ- احسب (Vo) اذا كانت فولتية الادخال تساوي $Vin = 0.5\ sint$.

ب- ما اقصى قيمة لفولتية الادخال (Vin) لايحدث عندها الأشباع ؟

2-6 دائرة المكبر التفاضلي المبينة في الشكل (2-27) .



الشكل (2-27) دائرة السؤال (2-6)

اذا كانت قيمة المقاومات تساوي

$R_1 = 10\ K\Omega$


$R_2 = 50\ K\Omega$

$R_3 = 10\ K\Omega$

$R_4 = 100\ K\Omega$

اوجد العلاقة بين فولتية الاخراج (Vo) وفولتيتي الادخال (Vin2,Vin1) .

2-7 اوجد قيمة فولتية الاخراج (Vo) لدائرة الضائف من الشكل (2-28) .



الشكل (2—28) دائرة السؤال (2—7)

8—2 اذا كا نت قيم($R = 1M\Omega$),($C = 1\mu F$)للدائرة المكامل المبينة في الشكل (2—15) وفولتية الادخال هي :

Vin = 1Sint Vo 1t

اذا كان الكسب لمكبر العمليات لانهائيا. ماقيمة فولتية الأخراج (Vo)؟

9—2 اذا كانت قيم ($R = 1M\Omega$) , ($C = 1\mu F$) لدائرة المفاضل المبينة في الشكل (2—17) وفولتية الادخال هي :

Vin = 1 Sint Vo 1t

اذا كان الكسب لمكبر العمليات لانهائيا. ما قيمة فولتية الأخراج (Vo)؟.

10—2 لدائرة المقارن المبينة في الشكل (2—11) اذا كانت ($Vin_2 = 0.6V$) وسلطت فولتية متناوبة على الطرف (Vin_1) مقدارها ($Vin_1 = 1sint$) واقصى فولتية للاخراج تساوي ($Vo = 13$ V). أرسم شكل الموجة الخارجة موازنة بموجة الادخال (Vin_1).

11—2 صمم دائرة حساب تناظرية لحل المعادلة التفاضلية الآتية :

$$\frac{d^2y}{dt_2} - 3\frac{dy}{dt} + 2y = 5f(t)$$

12—2 صمم دائرة حساب تناظرية لحل المعادلة التفاضلية الآتية :

$$3\frac{d^3y}{dt_3} + 2\frac{d^2y}{dt} + 4\frac{dy}{dt} = 2 \text{ Sin } 3t$$

الفصل الثالث ○

العدادات الرقمية

(Digital Counters)

3 – 1 المقدمة Introduction :


تؤدي العدادات دورا واسعا ومهما في اغلب المنظومات الرقمية.

والعداد هو تلك الوحدة في المنظومة الرقمية التي لها قابلية العد. وتوجد انواع وتقنيات مختلفة للعدادات منها المتزامنة وغير المتزامنة والعدادات الثنائية والعشرية المجفرة بشفرات مختلفة. تحتاج جميع العدادات الى نبضات قدح تدخل اليها عبر طرف أو اكثر بوساطة النطاطات التي تكون اما احادية أو ثنائية الاستقرار أو غير مستقرة. يناقش هذا الفصل عدادات رقمية معينة واحد النطاطات. وبعد دراسة هذا الفصل تكون قادرا على فهم عمل واستخدامات :

1 – العداد العشري – الدائرة المتكاملة 7490.
2 – العداد مقسم 12 – الدائرة المتكاملة 7492.
3 – الهزاز الاحادي الاستقرار – الدائرة المتكاملة 74121.
4 – العداد العشري المبرمج – الدائرة المتكاملة 74196.

3 – 2 العداد العشري – الدائرة المتكاملة (7490)
: (Decimal Counter – IC (7490))

العدد العشري هو دائرة الكترونية تقوم بعد النبضات الداخلة من O الى 9 ثم العودة الى O وهكذا ويكون هذا العدد واسع الاستعمال نتيجة لتعودنا على النظام العشري. والمخطط الكتلي والتركيب الداخلي للعداد العشري (الدائرة المتكاملة 7490) موضح في الشكل (3 – 1أ) و (3 – 1ب) على التوالي.



الشكل (3 – 1) العداد العشري [الدائرة المتكاملة (7490)]
آ– المخطط الكتلي. ب– التركيب الداخلي.

يتكون العداد العشري 7490 من اربع نطاطات Filp – Flops مربوطة داخليا لتعطي عدادين الاول ذو معامل– 2 والثاني عداد ذو معامل– 5. يمكن استعمال العدادين بصورة منفصلة. النطاط A يعمل بشكل عداد ذي معامل –2 بينما النطاطات B و C و D المربوطة بعضها مع بعض داخليا تعمل بشكل عداد ذي معامل– 5.


للعداد العشري (الدائرة المتكاملة 7490 ادخالات للتصفير هما Ro(1) و Ro(2). يربط هذان الطرفان الى منطق 1 لتصغير العدادين الداخليين كما يوجد طرفان اخران للتثبيت هما (1) R و (2) R عند ربطهما الى منطق (1) فانهما يقومان بتثبيت العداد عند الرقم الثنائي 1001 المكافيء للرقم (9) في النظام العشري. هناك طرفان اخران منفصلان لادخال نبضات التوقيت هما INPUTA و TNPUTB الاول يقوم بادخال نبضات التوقيت الى العداد ذي المعامل –2 والثاني الى العداد ذي المعامل –5 على التوالي. توضح الامثلة الاتية عمل العداد العشري 7490 والجداول الحقيقية وكذلك اشارات التوقيت.

المثال (3 – 1):

صمم عداد عشري باستخدام الدائرة المتكاملة (7490) استنتج الجدول الحقيقي وارسم الاشكال الموجية لاطراف الاخراج.

الحل:

ان استخدام الدائرة المتكاملة 7490 للعمل على شكل عداد عشري يجب ان يربط طرف الاخراج للنطاط $A(Q_A)$ الى طرف ادخال نبضات التوقيت للنطاط B أي (Q_A——INPUTB) في هذه الحالة سيكون هناك عداد ذو معامل– 2 متبوع بعداد ذي معامل– 5. يبين الشكل (3 – 2) الربط الخارجي للعداد العشري ومخطط التوقيت بينما يوضح الجدول (3 – 1) الجدول الحقيقي.



الشكل (3 — 2) العداد العشري [الدائرة المتكاملة (7490)

آ— الربط الخارجي. ب— مخطط التوقيت.

الجدول (3 – 1) جدول الحقيقة للعداد العشري


Q_D	Q_C	Q_B	Q_A	نبضة التوقيت
	الاخـــراج			
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

المثال (3 – 2)

بين كيف يمكن ربط العداد العشري 7490 للعمل بشكل عداد مقسم على عشرة متماثل؟ وارسم شكل الموجة الخارجة واكتب الجدول الحقيقي .

الحل :

لجعل العداد العشري 7490 يعمل بشكل عداد مقسم على عشرة متماثل فان طرف الاخراج (Q_D)يربط الى طرف ادخال نبضة التوقيت A أي Q_D——INpuTA) تدخل نبضات التوقيت الى طرف الادخال (B) كما هو مبين في الشكل (3 – 3أ) . سيكون هناك عداد ذو معامل – 5 متبوع بعداد ذو معامل – 2 ويؤخذ الاخراج من الطرف (Q_A) . النطاط A سيبدل حالته لكل خمس نبضات توقيت وبالتالي ستكون هناك موجة متماثلة على طرف الاخراج (Q_A) لكل عشر نبضات توقيت كما هو مبين في الشكل (3 – 3ب) . يبين الجدول (3 – 2) الجدول الحقيقي لهذا العداد.



– آ –

نبضات التوقيت CK

الأخراج Q_A

– ب –

الشكل (3–3) عداد عشري يعمل عداداً مقسماً على عشرة متماثل

آ– الربط الخارجي . ب– مخطط التوقيت .

الجدول (3 — 2) جدول الحقيقة لعداد عشري يعمل كمقسم على 10 متماثل


	الاخـــراج			
Q_D	Q_C	Q_B	Q_A	التوقيت
0	0	0	0	0
0	0	1	0	1
0	1	0	0	2
0	1	1	0	3
1	0	0	0	4
0	0	0	1	5
0	0	1	1	6
0	1	0	1	7
0	1	1	1	8
1	0	0	1	9

مثال (3 — 3) :

صمم عدادا مقسما على ستة بأستخدام العداد العشري 7490 .

الحل :

لجعل العداد العشري 7490 يعمل بشكل عداد ذي معامل– 6 اي ان يعد من 0000 الى 0101 في النظام الثنائي والذي يكافيء من (O) الى (5) في النظام العشري ثم يصفر ويعد من جديد اي ان الحالة 0110 ومابعدها الى 1001 لايمر بها العداد. لذلك تستخدم الاخراجات (Q_B) و Q_C الى اطراف التصفير Ro(1) و Ro(2) على التوالي ويربط طرف الاخراج Q_A الى طرف الادخال (B). تؤخذ الموجة الخارجة من الطرف(Q_c). ربط العداد والاشكال الموجية الخارجية مبين في الشكل (3 — 4). والجدول التعاقبي في الجدول (3 — 3).



الشكل (3 – 4) العداد العشري (الدائرة المتكاملة 7490)يعمل مقسماً 6
آ– الربط الخارجي. ب– مخطط التوقيت.

الجدول (3 – 3 الجدول الحقيقي لدائرة عداد مقسم على 6


نبضة التوقيت	A	B	C	D
			الاخراج	
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0/0	1/0	1/0	0/0

3 – 3 عداد مقسم على 12 – الدائرة المتكاملة 7492
: Divide by 12 counter – IC 7492


من العدادات التي تستخدم بكثرة وخاصة في دوائر التوقيت الزمني ودوائر الساعات الرقية هو العداد المقسم على 12 اللامتزامن الدائرة المتكاملة 7492 ويبين الشكل 3 – 5 المخطط الكتلي والتركيب الداخلي للعداد.

من التركيب الداخلي للعداد 7492 يمكن ملاحظة ان العداد مكون من اربع نطاطات ثلاثة منها B و C و D مربوطة لتعطي عدادا ذا معامل – 6 والنطاط الاخر A هو عداد ذو معامل – 2 اي ان عمله يشبه عمل العداد 7490 ويختلف عنه بالنقاط الاتية :

1– ربط النطاطات الثلاثة الاخيرة بشكل عداد ذي معامل – 6 في حين يكون الربط في العداد العشري 7490 بشكل عداد ذي معامل – 5.
2– العد في العداد ذي المعامل – 6 لايكون متسلسلا كما هو مبين في الجدول (3 – 4).



آ



ب

الشكل (3 – 5) عداد مقسم على 12 الدائرة المتكاملة 7492

آ– المخطط الكتلي. ب– التركيب الداخلي

جدول (3 – 4)

Q_D	Q_C	Q_B	Clock
0	0	0	0
0	0	1	1
0	1	0	2
1	0	0	3
1	0	1	4
1	1	0	5

3 – لاتوجد اطراف ادخال لتثبيت العداد عند رقم معين في حين يوجد ذلك في العداد العشري 7490 . ان اطراف ادخال نبضات التوقيت واطراف الاخراج والتصفير للعداد 7492 مشابهة للعداد العشري 7490 . الجدول (3–5) يبين جدول الحقيقة لعمل اطراف التصفير.

الجدول (3 – 5) جدول الحقيقة لعمل اطراف التصفير للعداد 7492


Q_D	Q_C	Q_B	Q_A	Ro (1)	Ro (2)
0	0	0	0	0	0
		يعد		0	X
		يعد		X	0

ملاحظة : (X) تعني منطق (O) أو منطق (1).

يتم تصفير العداد فقط اذا كان كلا طرفي الادخال Ro(1), Ro(2) عند منطق صفر. عموما فان الدائرة المتكاملة (7492) لا تستخدم عدادا في التطبيقات وانما تستخدم لتقسيم التردد على رقم معين.

المثال (3 — 4)
اربط الدائرة المتكاملة (7492) للعمل بشكل عداد مقسم على (12) واكتب الجدول الحقيقي للدائرة.

الحل :
لأجل استخدام الدائرة المتكاملة (7492) بشكل عداد مقسم على (12) فأن طرف الاخراج (Q_A) يربط الى طرف الادخال (INpuTB) وتغذى نبضات التوقيت الى طرف الادخال (INpuTA) كما هو مبين في الشكل (3 — 6). تسلسل العد مبين في الجدول (3 — 6) والذي يمثل الجدول الحقيقي للعداد.



الشكل (3 — 6) دائرة المثال (3 — 4)

الجدول (3 – 6) الجدول الحقيقي للعداد (7492)

نبضة التوقيت	Q_A	Q_B	Q_C	Q_D
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	0	0	1	0
4	1	0	1	0
5	0	1	1	0
6	0	0	0	1
7	1	0	0	1
8	0	1	0	1
9	0	0	1	1
10	1	0	1	1
11	0	1	1	1


من الجدير بالذكر انه يمكن للعداد ان يقسم على (2) و (6) و (12) بنفس الوقت وذلك بأخذ هذه التقسيمات من اطراف الاخراج (Q_A) و (Q_C) و (Q_D) على التوالي.

المثال (3 – 5)

صمم عداد مقسم على (7) بأستخدام الدائرة المتكاملة (7492). اربط الدائرة واكتب الجدول الحقيقي وارسم مخطط التوقيت.

الحل :

بصورة عامة عند تجهيز نبضات التوقيت الى طرف الادخال (INpuTB) وربط طرف الاخراج (Q_D) الى طرف الادخال (INpuTA) وعند اخذ الموجة الخارجة من طرف الاخراج (Q_A) كما في الشكل (3 – 7) يكون الجدول الحقيقي لتسلسل العد كما في جدول (3 – 7).



الشكل (3 – 7) ربط الدائرة المتكاملة (7492) للعمل بشكل عداد مقسم على 7
أ– الربط الخارجي ب– مخطط التوقيت

الجدول (3 – 7) جدول الحقيقة للدائرة في المثال (3 – 5)

نبضة التوقيت	Q_B	Q_C	Q_D	Q_A
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	0	0	1	0
4	1	0	1	0
5	0	1	1	0
6	0	0	0	1
7	1	0	0	1
8	0	1	0	1
9	0	0	1	1
10	1	0	1	1
11	0	1	1	1


وبالرجوع الى المطلوب في المثال وهو عداد مقسم على (7) فان العدد (1001) وما بعده يُلغى اي ان العداد يبدأ بالعد (0000) وينتهي عند العدد (1000) ثم يصفر ويبدأ العد من جديد وعليه فأن اطراف الاخراج (Q_A) و (Q_C) تربط الى اطراف التصفير Ro(1) و Ro(2) يبين الشكل (3 – 7) ربط العداد ذو المعامل – 7 ومخطط التوقيت .

مثال (3 – 6)

اربط الدائرة المتكاملة (7492) للعمل كعداد مقسم على (11) وارسم مخطط التوقيت .

الحل :

بالرجوع الى الجدول (3 – 7) فأن الرقم (1101) وما بعده يلغى من تسلسل العد لذا يربط احد اطراف الاخراج (Q_D أو Q_C أو Q_A) الى احد طرفي التصفير ويربط طرفا الاخراج الاخران عبر بوابة (ليس) الى طرف التصفير الاخر. يبين الشكل (3 – 8) ربط الدائرة ومخطط التوقيت .



BC الادخال Input BC


A الاخراج Output A

-ب-

الشكل (3 – 8) دائرة المثال (3 – 6)
أ– ربط الدائرة ب– الشكل الموجي

3-4 الهزاز احادي الاستقرار– الدائرة المتكاملة (74121)
Monostable Multivibrator-Ic 74121

للهزاز احادي الاستقرار حالة استقرار واحدة دائمة وحالة شبه مستقرة مؤقتة ينتقل اليها الهزاز لفترة معينة من الزمن محددة سلفاً كلما زود بنبضة قدح على أدخاله ، اي ان الهزاز ينتج نبضة اخراج واحدة لكل نبضة قدح . ونظرا لامتلاك الهزاز حالة شبه مستقرة يطلق عليه كذلك تسمية الهزاز ذي الشوط الواحد. يستخدم الهزاز احادي الاستقرار بصورة عامة في اعادة تشكيل النبضات المشوهة وفي تغيير عرض النبضات أو تأخيرها وفي توليد اشارات الدلالة أو السيطرة. من الهزازات احادية الاستقرار الدائرة المتكاملة (74121). يبين الشكل (3-9) المخطط الكتلي للدائرة المتكاملة (74121) وجدول عمل الهزاز مبين في الجدول (3-8) . لاجل تحفيز الهزاز ذي الشوط يجب ان تكون هناك حافة نبضة صعود عند نقطة طرف الاخراج لبوابة (ليس التخلفية) داخل الدائرة المتكاملة اي، حافة انتقال من منطق (0) الى منطق (1) . ويمكن تنفيذ ذلك باحدى الطريقتين الاتيتين :



الشكل (3-9) المخطط الكتلي لهزاز احادي الأستقرار الدائرة المتكاملة (74121)

الجدول (3-8) الجدول الحقيقي للهزاز احادي الاستقرار (الدائرة المتكاملة 74121)

الاخراجات		الادخالات		
Q	$\overline{Q}$	A_1	A_2	B
0	1	0	X	1
0	1	X	0	1
0	1	X	X	0
0	1	1	1	X
⊓	⊔	1	↓	1
=	=	↓	1	1
=	=	↓	↓	1
=	=	0	X	↑
=	=	X	0	↑

1- احد او كلا طرفي الادخال (A_1 و A_2) يكون عند المنطق (0) وحدوث انتقال من منطق (0) الى منطق (1) أي حافة صعود (↑) عند طرف الادخال (B).

2- يكون طرف الادخال (B) عند منطق (1) وحدوث انتقال من منطق (1) الى منطق (0) اي حافة هبوط (↓) على اي من طرفي الادخال (A_1 أو A_2) في حين يكون الطرف الاخر عند منطق (1) أو حدوث الانتقال من منطق (1) الى منطق (0) على طرفي الادخال (A_1 و A_2) معاً.

يعتمد عرض النبضة الخارجة على المقاومة الخارجية المربوطة (R_{EXT}) أو المقاومة الداخلية (R_{INT}) والمتسعة الخارجية المربوطة (C_{EXT}). يجب أن تربط متسعة التوقيت C_{ExT} خارجيا بين الطرفين المؤشرين على الدائرة المتكاملة بـ (R_{ExT}/ C_{ExT}) و (C_{ExT}). وإذا استخدمت متسعة كيماوية فأن الطرف الموجب (+) للمتسعة يربط الى طرف الدائرة المتكاملة (R_{ExT}/ C_{ExT}). ان اقصى قيمة مسموح بها للمتسعة الخارجية المربوطة هي (1000 μF) وإذا لم تربط متسعة خارجية الى الدائرة المتكاملة فأن السعة الشاردة بين اطراف الدائرة المتكاملة تعمل كمتسعة خارجية وتنتج نبضة اخراج ذات عرض قليل جدا. اما بالنسبة لمقاومة التوقيت فهناك إختياران :-

الاول : اذا ربط طرف الدائرة المتكاملة (R_{INT}) الى فولتية التجهيز (Vcc) فأن مقاومة توقيت داخلية (R_{INT}) مقدارها (2kΩ) تصبح فعالة.

الثاني : ربط مقاومة توقيت خارجية (R_{ExT}) بين طرف الدائرة المتكاملة المؤشر (R_{ExT}/C_{ExT}) وفولتية التجهيز (Vcc) وفي هذه الحالة يكون مدى المقاومة الخارجية المربوطة بين (1.4 KΩ– 40KΩ).

وفي كلا الحالتين يجب ان لاتستعمل المقاومتان الداخلية (R_{INT}) والخارجية (R_{Ext}) في نفس الوقت. عرض النبضة الخارجية من الدائرة المتكاملة (74121) يساوي :-

$$TD \approx 0.7\ RC \qquad \ldots(1-3)$$

حيث ان (R) و (C) هما مقاومة التوقيت ومتسعته على التوالي. ان اقل عرض ممكن للنبضة الخارجة في حدود (30-35 ns) عند استخدام المقاومة الداخلية (R_{INT}) وبدون ربط المتسعة الخارجية (C_{ExT}). بينما أقصى عرض ممكن للنبضة هو حوالي (28 Sec) وذلك بربط

المقاومة الخارجية($R_{ExT} = 40 K\Omega$) والمتسعة الخارجية ($C_{ExT} = 1000\ \mu F$) واقصى دورة تشغيل Duty cycle مسموح به هو (67%) باستخدام المقاومة الداخلية R_{INT} ويزداد الى (90%) بربط مقاومة خارجية (R_{ExT}) مقدارها $40 K\Omega$. تستعمل اطراف الادخال (A_1 و A_2) مع بوابات منطق الترانزستور– الترانزستور وذلك لاستجابتها للانتقال السريع لنبضة الادخال . اما اذا كانت نبضة الادخال بطيئة التغيير فأنها تجهز الى طرف الادخال (B) والذي هو طرف ادخال قادح شميت لكونه يستجيب لنبضات الادخال بطيئة التغيير وعليه فأذا كان الشكل الموجي المطلوب لتحفيز الهزاز بطيء التغيير فأنه يجهز الى طرف الادخال (B) .

ملاحظة مهمة :


نبضة القدح تحفز الهزاز فقط اذا كان في حالته المستقرة وتهمل نبضات القدح اذا كان الهزاز في حالة شبه اسقرار أي عندما يكون اخراجه عند منطق (1) .

مثال (3-7)

استخدم الهزاز (74121) لتوليد نبضة ذات عرض ($8\mu F$) وبدون تشغيل (80%) . اطراف الاخال (A) عند منطق (o) ($A_1 = A_2 = o$) وجهزت نبضات القدح كما في الشكل (3-10 أ) الى الطرف (B) للدائرة المتكاملة .
ارسم النبضات الخارجة موازنة بنبضات القدح .

الحل :

ربط الدائرة والموجة الخارجة مبين في الشكل (3-10) .




الشكل (3-10) دائرة المثال (3-7)أ– الربط الخارجي ب– مخطط التوقيت

مثال (8-3)

كون هزاز غير مستقر باستخدام هزازين احاديي الاستقرار.

الحل :

يربط هزازان احاديا الاستقرار (74121) لتكوين هزاز غير مستقر كما في الشكل (11-3)



الشكل (11-3)دائرة المثال (8-3)

لنفرض في البداية ان الاخراج (Q_2) للهزاز الثاني عند منطق (0). عند فتح المفتاح (SW) فأن الهزاز الاول يذهب الى حالة شبه الاستقرار أي يكون عند منطق (1) وعندما ينتقل اخراج الهزاز الاول (Q_1) الى منطق (0) اي حافة الهبوط بعد فترة زمنية مقدارها (T_1) وهي عرض النبضة للهزاز الاول فأن ذلك يحفز الهزاز الثاني وعليه فأن اخراجه (Q_2) يصعد الى المنطق (1). وبعد فترة زمنية مقدارها (T_2) وهو زمن الهزاز الثاني فأن اخراجه (Q_2) يهبط الى المنطق (0) فيحفز الهزاز الاول. وتستمرهذه العملية مما ينتج موجة مربعة اذا كان ($R_1C_1 = R_2C_2$) على الاخراجين (Q_1) و (Q_2)، اما عرض الموجة الخارجة فيمكن التحكم به وذلك بتغيرمقاومات التوقيت ومتسعاته. يمكن تكوين هزاز غير مستقر باستخدام ثلاثة اكثر من الهزازات احادية الاستقرار ويكون اشتغالها بالتتابع ، يستعمل هذا النوع من الهزازات غير المستقرة في دوائر التوقيت للاشارة الضوئية المرورية ودوائر التوقيت متعددة المراحل.

5-3 العداد العشري المبرمج – الدائرة المتكاملة (74196)


Programmable Decade Counter-IC 74196

من المشكلات التي تواجه العاملين في مجال المنظومات الرقمية وفي التعامل مع العدادات الرقمية خاصة هي ان العداد المربوط في الدائرة لايمكن تغير طريقة عده اي لايمكن تغيير عمله الا بتغيير الربط الخارجي له. وهذا يشكل صعوبة كبيرة بل مستحيلة خاصة اذا كانت المنظومة تضم العشرات من الدوائر المتكاملة. ولأجل تلافي هذه المشكلة تم تصنيع نوع اخر من العدادات هي العدادات المبرمجة ومنها العداد العشري المبرمج. والعداد العشري المبرمج هو عداد عشري يمكن برمجته لتنفيذ سلسلة عد محددة سلفا اي يمكن برمجته لبدء العد من رقم معين الى الرقم (9)، ولهذا يعد العداد العشري المبرمج نوعاً خاصاً من العدادات متغيرة معامل العد ويمكن تغيير طريقة عدها ولكن لحد الرقم (9). الدائرة المتكاملة (74196) هو نوع مبرمج من العداد العشري المبرمج (7490). يبين الشكل (3 – 12) المخطط الكتلي والتركيب الداخلي للعداد العشري المبرمج (74196) يتكون العداد من عدادين داخليين الاول عداد ذو معامل -2 والثاني عداد ذو معامل -5. يمكن برمجة العداد ليكون عداداً ذا معامل (2، 3، 4، 5، 6، 7، 8، 9، 10).

طرف التصفير للعداد هو clear واطراف الاخراج هي Q_D, Q_C, Q_B, Q_A واطراف البرمجة هي P_A و P_B و P_C و P_D وطرف التحميل هو Load، طرف نبضة التوقيت للعداد الداخلي ذي المعامل –2 هو clock – 1 وللعداد الداخلي ذي المعامل –5 هو clock – 2. للعداد 74196 جدولان حقيقيان بالاعتماد على طريقة ربط نبضة التوقيت :

1– عداد عشري منتظم (العد يكون من 0←9) وذلك بربط طرف الاخراج Q_A الى طرف نبضة التوقيت clock – 2 وتجهز نبضة التوقيت الخارجية الى الطرف clock – 1. الجدول الحقيقي مبين في الجدول (3 – 9).

2– عداد ثنائي – خماسي وذلك بربط طرف الاخراج Q_D الى طرف نبضة التوقيت clock – 1 وتجهز نبضة التوقيت الخارجية الى طرف نبضة التوقيت clock – 2، والجدول الحقيقي مبين في الجدول (3 – 10).



DATA A 4
COUNT/ LOAD 1
CLEAR 13
CLOCK 1 8
196
5 QA
DATA B 10
CLOCK 2 6
9 QB
DATA C 3
2 QC
DATA D 11
12 QD
ب

الشكل (3-12) الدائرة المتكاملة (74196)
آ- المخطط الكلي ب- التركيب الداخلي

الجدول (3 — 9) جدول الحقيقة لعداد عشري منتظم

نبضة توقيت	Q_A	Q_B	Q_C	Q_D
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	1	0	1	0
6	0	1	1	0
7	1	1	1	0
8	0	0	0	1
9	1	0	0	1

الجدول (3 — 10) جدول الحقيقة لعداد ثنائي — خماسي

نبضة توقيت	Q_B	Q_C	Q_D	Q_A
0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
3	1	1	0	0
4	0	0	1	0
5	0	0	0	1
6	1	0	0	1
7	0	1	0	1
8	1	1	0	1
9	0	0	1	1

برمجة العداد العشري المبرمج (74196)

Programming the Decade counter (IC 74196)

للعداد طرف تصفير مستقل clear ويمكن تصفير العداد بغض النظر عن حالته وذلك بربط هذا الطرف الى منطق (0). وعند ربط طرف التصفير الى منطق (1) وطرف التحميل الى المنطق (1) فأن ذلك يوقف العداد ويسمح بتحميل الرقم الثنائي الموجود على اطراف البرمجة (P_A و P_B و P_C و P_D) الى العداد.

اذا اريد برمجة العداد (74196) للعمل بشكل عداد ذي معامل – n فأن الرقم الثنائي P الواجب تحميله على اطراف البرمجة يساوي:

$$P = 10 - n \quad ...(2-3)$$

فمثلا اذا كان المطلوب برمجة العداد للعمل بشكل عداد ذي معامل –6 فأن

$$P = 10 - 6 = 4$$

لذلك الرقم P الواجب تحميله على اطراف البرمجة هو:

$$P = 0100$$

المثال (3–9)

برمج العداد (74196) للعمل بشكل عداد ذي معامل –8. اربط الدائرة واكتب الجدول الحقيقي.

الحل:

لبرمجة العداد (74196) للعمل بشكل عداد ذي معامل –8 فأن العدد الثنائي الواجب تحميله على اطراف البرمجة هو


$$P = 10 - 8 = 2\,(0010)_2$$

لذلك

$$P_D = 0\,,\, P_C = 0\,,\, P_B = 1\,,\, P_A = 0$$

وبما ان العدد تصاعدي فأن طرف التحميل يجب ان يكون عند المنطق (1) عند الوصول الى نهاية العد أي العدد (1001) لذا يجب ربط طرفي الاخراج (Q_A و Q_D) عبر بوابة (ليس و) NAND الى طرف التحميل كما هو مبين في الشكل (3–13). والعددان

المحذوفان من سلسلة العد هما (0000) و (0001)، والجدول الحقيقي مبين في الجدول (3-11).



الشكل (3-13) ربط العداد العشري المبرمج للعمل بشكل عدادي معامل 8

الجدول (3-11) جدول الحقيقة للدائرة في الشكل (3-13)

Q_D	Q_C	Q_B	Q_A	Clock
0	0	1	0	0
0	0	1	1	1
0	1	0	0	2
0	1	0	1	3
0	1	1	0	4
0	1	1	1	5
1	0	0	0	6
1	0	0	1	7

اسئلة


3-1 صمم عدادا مقسما على (96) باستخدام العداد العشري-الدائرة المتكاملة (7490).

3-2 مذبذب بلوري تردده (1 MHZ) يراد استخدامه في الساعة الرقمية. صمم دائرة استخدام العدادات للحصول على نبضة ترددها (1 HZ) لتغذية اطراف نبضة لتوقيت لعدادات الساعة الرقمية.

3-3 لعداد مقسم على (12) الدائرة المتكاملة (7492) ربط طرف Q_D الى طرف لادخال A وجهزت نبضات التوقيت الى طرف الادخال B. ارسم الموجات الخارجة عن اطراف الاخراج (Q_A و Q_B و Q_C و Q_D) موازنة بنضبات التوقيت.

3-4 صمم عداد مقسم على (120) باستخدام الدائرتين المتكاملتين (7490) و (7492).


3-5 صمم دائرة عداد لاعطاء العلاقة المبينة في الشكل (3-14). بين نبضات التوقيت ونبضات الاخراج.



الشكل (3-14) الأشكال الموجية للسؤال (3-5)

3-6 صمم هزازا ذا شوط واحد لتوليد نبضات ($0.2\mu s$) باستخدام الدائرة المتكاملة (74121).

3-7 سلطت نبضات القدح في الشكل (3-15) لتحفيز الهزاز احادي الاستقرار-الدائرة المتكاملة (74121) فأذا كان الهزاز يعطي نبضة اخراج ($8\mu s$) لكل نبضة قدح. ارسم النبضات الخارجة موازنة بنبضات الادخال.



الشكل (3-15) نبضات الأدخال للسؤال (3-7)

3-8 صمم هزازا ذا شوط واحد لتوليد نبضات (5 ms) وباستخدام :
(أ) المقاومة الداخلية
(ب) باستخدام مقاومة خارجية قيمتها (40 KΩ).

3-9 يراد تصميم اضوية مرورية على ان يضاء اللون الاحمر لمدة (30 S) والضوء الاخضر لمدة (60 s). صمم دائرة لتنفيذ ذلك.

3-10 برمج العداد العشري المبرمج (74196) للعمل بشكل عداد ذي معامل -7.

3-11 استخدم العداد العشري المبرمج (74196) للعمل بشكل عداد مقسم على (6).

الفصل الرابع

مؤقت -555- Timer


1-4 مقدمة Introduction :

كما تحتاج السيارة للوقود كي تسير، فإن الدوائر الالكترونية الرقية كالعدادات ومسجلات الازاحة وغيرها تحتاج الى نبضات توقيت timming pulses لانجاز أعمالها. وتعد الدائرة المتكاملة (555) من دوائر التوقيت واسعة الانتشار في التطبيقات العملية لما لها من مزايا عديدة من أهمها : صغر الحجم وخفة الوزن ورخص ثمنها وسهولة التعامل معها والمدى الواسع من الجهد الذي تعمل به مما جعلها ملائمة مع دوائر TTL و CMOS وكذلك قابليتها للعمل بشكل مؤقت ومذبذب وفي أكثر من صيغة.

2-4 الدائرة المتكاملة Integrated Circuit 555

إن الدائرة المتكاملة 555 هي نوع الدوائر المتكاملة الخطية (التناظرية) وهي ملائمة للعمل مع الدوائر الرقية أيضاً (يتراوح جهد التغذية Vcc لها من 3 الى 18 فولت)، مصنعة بتقنية القطعة الواحدة. وتنتجها شركات عديدة وتحت أسماء مختلفة مثل : 555، NE 555، SE 555، LC 555 و LM555 و SN 7255 وتكون جميعها ذات (8) أطراف إما بالتغليفة نوع DIL كما هو مبين في الشكل (4-1 أ) أو بالتغليفة الدائرية TO-99 الموضحة في الشكل (4-1 ب). كذلك يمكن الحصول عليها بشكل 14 طرفاً بتغليفة DIL تحت إسم الدائرة المتكاملة 556 والتي تتضمن 555 مزدوجة كما هو موضح في الشكل (4-1 جـ)، ويقوم بعض المنتجين بإطلاق تسمية XR-2556 و D555 عليها وكل منها تحوي 555 مزدوجة أيضاً ومبنية في الشكل (4-1 د).

في أغلب الحالات تكون الدائرة المتكاملة 555 معتمدة في تصنيعها على ترانزستورات ثنائية القطبية (توجد أنواع منها تعتمد على ترانزستورات أحادية القطبية نوع CMOS) كما هو مبين في الشكل (4-2)، حيث تتألف من (23) ترانزستور وثنائيين، و (15) مقاومة. وقد يبدو أن الدائرة في غاية التعقيد إلا أن الحقيقة التي يوضحها الشكل (4-3) غير ذلك تماماً، حيث تتألف وظيفياً من دائرتي مقارنة comparator ونطاط flip-flop ومقسم




الشكل (1-4) أشكال مختلفة للدائرة المتكاملة 555.

جهد Voltage divider يتكون من ثلاث مقاومات متساوية قيمة كل منها (5KΩ) وترانزستوري تحكم ومرحلة إخراج عالية التيار.

للدائرة المتكاملة 555 وفي جميع أشكالها ثمانية أطراف ، وفيما يأتي شرح مبسط لكل طرف :


الطرف 1- أرضي GROUND : يعمل هذا الطرف أرضياً للدائرة ويربط مع القطب السالب لجهد التجهيز.

الطرف 2 – القدح TRIGGER : وهو طرف إدخال لتغيير الحالة . عندما يقل جهد هذا الطرف عن $\frac{1}{3}$ Vcc فإن المقارن 2 في الشكل (4-3) يسبب تغير حالة النطاط والذي بدوره يغير حالة مرحلة الاخراج من "واطئ" LOW إلى "عال" High يجب أن يكون عرض نبضة القدح أقل من حاصل ضرب RC (المقاومة والمتسعة الخارجيتين) .



الشكل (4-2) أطراف الدائرة المتكاملة 555 ومكوناتها.

الطرف 3 – الاخراج OUTPUT : وهو طرف الاخراج للدائرة ويكون جهده (Vout = Vcc – 1.7) ، وله القابلية على تجهيز تيار حمل لحد (200mA) وبامكانه أن يسوق الدوائر المتكاملة الرقمية نوع TTL ودوائر CMOS.



الشكل (4 – 3) مخطط كتلي للتركيب الداخلي للدائرة المتكاملة 555

الطرف 4 – التصفير RESET : يستعمل هذا الطرف للتصفير (المسح) أي طرف بدء عمل الدائرة ، فهو يقوم بتصفير النطاط الذي يسيطر على مرحلة الاخراج. يعمل هذا الطرف عندما يكون جهده عند أي قيمة بين (OV و 0.4V) ، ولمنع التصفير الغير مرغوب فيه يربط هذا الطرف الى القطب الموجب لجهد التجهيز (في حالة عدم الاستعمال).

الطرف 5– جهد التحكم CONTROL VOLTAGE : يستخدم هذا الطرف للتحكم في تردد نبضات الاخراج وذلك من دون الاعتماد على قيمة RC ، وذلك بتغيير جهد الادخال المسلط على هذا الطرف. يكون مدى التغير لجهد التحكم محدود 45% الى 90% من جهد التجهيز Vcc في صيغة احادي الاستقرار monostable ، بينما يكون من (1.7 V) الى Vcc في صيغة غير مستقر astable حيث تكون موجة الاخراج في هذه الحالة بشكل تضمين ترددي Frequency Modulation والتي تدعى اختصارا FM وفي حالة عدم استعمال هذا الطرف يفضل توصيله الى الارضي عبر متسعة صغيرة (0.01μF) للحفاظ على المناعة ضد الضوضاء.

الطرف 6– مستوى الحد THRESHOLD [illegible] هذا الطرف احد ادخالي المقارن 1 ، فعندما يتعدى جهد الادخال المسلط على هذا الطرف $\frac{2}{3}$ Vcc فان اخراج المقارن 1 يتسبب في تصفير النطاط الذي بدوره يجعل مرحلة الاخراج في [illegible] «واطئ» شرط ان لايقل تيار الادخال لهذا الطرف (الطرف –6) عن (0.1μA) . ان مستوى حد التيار

هذا يقرر القيمة العظمى للمقاومة التي تربط بين القطب الموجب لجهد التجهيز وهذا الطرف ، حيث تكون اكبر قيمة لهذه المقاومة (20MΩ) عندما يكون (Vcc = 15 V) .

الطرف 7 – التفريغ DISCHARGE : يعمل هذا الطرف على تفريغ شحنة متسعة التوقيت C (المربوطة خارجيا بين طرف التفريغ والارضي) عندما يكون الاخراج في حالة «واطئ» . اما عندما يكون الاخراج في حالة عال فأن هذا الطرف يتصرف بشكل دائرة مفتوحة مما يسمح للمتسعة بالشحن وبمعدل يعتمد على قيمة كل من C و R . ان مبدأ شحن المتسعة وتفريغها هو اساس فكرة التوقيت في الدائرة المتكاملة 555 .

الطرف 8 – تجهيز القدرة POWER SUPPLY Vcc : يربط هذا الطرف بالقطب الموجب لجهز القدرة ، ويتراوح الجهد المسلط في الحالات الاعتيادية بين (4.5 V) و (16 V) غير انه توجد انواع يكون مدى الجهد فيها بين (3 V) و (18 V) .

يبين الجدول (4 – 1) موازنة لارقام الاطراف في دوائر التوقيت 555 ، 556 ، XR 2556 ، D 555 .

الجدول (1-4) يوضح مقارنة بين أطراف دوائر التوقيت المختلفة

إسم الطرف	555	556 المؤقت 1	556 المؤقت 2	D 555 . XR 2556 المؤقت 1	D 555 . XR 2556 المؤقت 2
الارضي	1	7	7	7	7
القدح	2	6	8	2	12
الاخراج	3	5	9	1	13
التصفير	4	4	10	6	8
جهد التحكم	5	3	11	4	10
مستوى الحد	6	2	12	3	11
التفريغ	7	1	13	5	9
جهد التجهيز	8	14	14	14	14


3-4 مؤقت -555- Timer :

تمتاز الدائرة المتكاملة 555 بإستقرارية عالية ولها القابلية على العمل بصيغ مختلفة كالهزازات multivibrators بأنواعها الثلاثة : ثنائي الاستقرار bistable وأحادي الاستقرار monostable وغير المستقر astable ، مما جعلها ذات فائدة كبيرة وفي تطبيقات كثيرة سنتناول قسماً منها بشيء من التفصيل :

1-3-4 الهزاز أحادي الاستقرار Monostable Multivibrator :

إن الهزاز أحادي الاستقرار (يسمى ذا الا طلاقة الواحدة أيضاً) عبارة عن دائرة مؤقت تنتج نبضة واحدة في الاخراج عند قدحها مرة واحدة (الجزء (3-4) الهزاز أحادي الاستقرار) . يبين الشكل (4-4) دائرة أحادي الاستقرار بإستخدام المؤقت 555 . إن عرض نبضة الاخراج والذي يسمى زمن التوقيت (التأخير) تحدده كل من قيمة R و C .


— إبتداءاً تكون المتسعة C في حالة تفريغ حيث تكون موصولة إلى الارضي من خلال الترانزستور الداخلي T_2 . أما دورة التوقيت فتبدأ عند تسليط نبضة القدح السالبة على



الشكل (4—4) موقت 555 مبني على أساس أحادي الأستقرار.

الطرف 2 . تقوم هذه النبضة بتغيير حالة النطاط وبذلك تتحول حالة T_2 من "توصيل" (ON) الى "لاتوصيل" (OFF) وبذلك تنقطع حالة التفريغ للمتسعة C وعندها تبدأ المتسعة بالشحن حيث يزداد الجهد على طرفيها أسياً بثابت زمن قدرة (الزمن اللازم للشحن لغاية 63% من القيمة النهائية للجهد ، أو الزمن اللازم للتفريغ حتى 37% من القيمة الابتدائية للجهد) t = RC . وعندما يصل جهد الشحن للمتسعة الى $\frac{2}{3}$ Vcc يقوم المقارن 1 بتصفير النطاط (إرجاعه الى حالته الأصلية) وهنا تعود حالة التفريغ السريع للمتسعة والتي تسبب في جعل الاخراج بحالة "واطئ".

في دائرة الشكل (4-4) يحصل القدح عندما يصل جهد نبضة القدح السالبة المسلطة على الطرف 2 الى $\frac{1}{3}$ Vcc (على أن يكون عرض نبضة القدح أقل من عرض نبضة الاخراج المطلوب) . وحال التقاط هذه الدائرة لنبضة القدح فإنها تبقى في حالة "عال" إلى أن ينتهي وقت التوقيت (t = 1.1 RC حيث R بالميكا أوم و C بالمايكروفاراد و t بالثواني) حتى لو جاءت نبضة قدح أخرى خلال هذا الوقت ، لكن يمكن التصفير في أية لحظة وذلك بتسليط نبضة سالبة على الطرف 4. إن الرسم البياني في الشكل (4-5) يبين العلاقة بين زمن التوقيت وقيم المقاومة R والمتسعة C .



الشكل (4–5) الرسم البياني لزمن التوقيت للموقت 555 في صيغة أحادي الأستقرار.

المثال (1-4) :

في دائرة المؤقت 555 أحادي الاستقرار المبين في الشكل (4-4) إذا كان ($Vcc = 15V$) وعرض نبضة القدح ($t_n = 1\mu s$) ، فأوجد .

(أ) زمن التوقيت وعرض نبضة الاخراج إذا كانت ($R = 4M\Omega$) و ($C = 1\mu F$)

(ب) قيمة R وقيمة C اللتين تجعلان زمن التوقيت قدره (6) ثوان .

الحل

(أ) زمن التوقيت = عرض نبضة الاخراج

$$t = 1{\cdot}1\ RC$$
$$= 1{\cdot}1 \times 4 \times 10^{6} \times 1 \times 10^{-6} \quad \text{(ثانية)}$$

(ب) لو فرضنا ان ($R = 10M\Omega$) فأن قيمة المتسعة C يمكن الحصول عليها من علاقة زمن التوقيت


$$6 = 1{\cdot}1 \times 10 \times 10^{6} \times C$$

$$\therefore C = 0{\cdot}545\ \mu F$$

ملاحظة : ان عرض نبضة القدح لم يؤثر في الحل طالما هو اقل من عرض نبضة الاخراج .

2-3-4 موقت احادي الأستقرار قابل لاعادة تهيئته Resettable Monostable

بتحوير بسيط لدائرة الشكل (4-4) يمكننا الحصول على دائرة موقت لها القابلية على التوقف واعادة تهيئته عند منتصف دورة التوقيت ثم تبدأ ثانية ويكون زمن التوقيت كما في الحالة السابقة ($t = 1.1RC$) ويتم هذا التحوير بربط الطرفين 2 و 4 احدهما مع الاخر كما هو موضح في الشكل (6-4) .




الشكل (4-6) موقت أحادي الأستقرار قابل لأعادة تهيئته

4-3-3 موقت احادي الاستقرار يمكن اعادة قدحه

: **Retriggable Monostable**

توضح دائرة الشكل (4-7) موقتاً احادي الاستقرار بأمكانه ان يقبل نبضة قدح ثانية خلال فترة التوقيت ، حيث يقوم الترانزستور PNP بالتوصيل مما يجعل متسعة التوقيت C في حالة تفريغ حتى تختفي نبضة القدح الثانية هذه ، وبعد ذلك ينتقل الترانزستور الى حالة اللاتوصيل وهنا تبدأ متسعة التوقيت بالشحن مرة اخرى .




الشكل (4-7) دائرة موقت 555أحادي الأستقرار يمكن إعادة قدحه

ويبين الشكل (4-8) عمل هذا المؤقت من خلال موجات التوقيت ، كذلك يبين ان زمن التوقيت اطول مما هو عليه في النوعين السابقين ويمكن حسابه من المعادلة (4-1) .

$$t = 1.1\ RC + t_w + t_d \qquad ...(1-4)$$

حيث tw هو عرض نبضة القدح و td هو الزمن بين نبضتي قدح .



الشكل (4-8) موجات التوقيت لدائرة المؤقت 555 احادي الأستقرار بمكن إعادة قدحه


4-4 استخدام المؤقت 555 موقتا غير مستقر

Using 555 as Astable Multivibrator


ان المؤقت 555 كما يصلح للتوقيت فانه يصلح لتوليد النبضات . ولدائرة توليد النبضات اسماء متعددة مثل : الهزاز غير المستقر او حر الحركة astable or free running multivibrator ومولد النبضات Pulse generator ، والمذبذب Oscillator وساعة Clock .

ودائرة مولد النبضات هذه هي دائرة لاأدخال لها سوى جهد التجهيز Vcc وتنتج نبضات متتالية عند طرف اخراجها .

يبين الشكل (4-9) الدائرة المتكاملة 555 مربوطة بصيغة موقت غير مستقر ويتراوح مدى تردد النبضات المتولدة من هذه النبضات المتولدة من هذه الدائرة بين اجزاء الهرتز الى (300 KHZ) ويوضح الرسم البياني في الشكل (4-10) العلاقة بين تردد النبضات وعناصر التوقيت (المتسعة C والمقاومتين R_1 و R_2).



الشكل (4-9) دائرة الموقت غير المستقر (ساعة) باستخدام الموقت 555



الشكل (4-10) الرسم البياني لتردد الموقت 555 في حالة اللامستقر

لكي يعمل المؤقت 555 بصيغة مؤقت غير مستقر فانه يحتاج الى اعادة قدح باستمرار، ويتم ذلك بربط الطرف 2 (ادخال القدح) الى الطرف 6 (ادخال مستوى الحد) فضلا عن فصل مقاومة التوقيت الى مقاومتين منفصلتين R_1 و R_2 مع ربط نقطة اتصالها الى طرف التفريغ (طرف 7).

عند توصيل جهد التجهيز الى الدائرة فان كلاً من جهدي القدح ومستوى الحد يكون اقل من $\frac{1}{3}$Vcc وتكون متسعة التوقيت C غير مشحونة ونبضة الاخراج تبقى في حالة «عال» فترة زمنية قدرها t_1 تحسب من المعادلة (2-4) :

$$t_1 = 1{\cdot}1\ (R_1 + R_2)\ C \qquad ...(2-4)$$

وفي نهاية الفترة الزمنية t_1 ، يصل جهد الشحن لمتسعة التوقيت الى $\frac{2}{3}$Vcc عند ذلك يقوم المقارن 1 (داخل المؤقت 555) بقدح النطاط وتبدأ المتسعة بالتفريغ خلال المقاومة R_2 . ان الزمن اللازم لتفريغ جهد المتسعة حتى يصل الى $\frac{1}{3}$Vcc يمكن حسابه من المعادلة (3-4) ويرمز له بـ t_2 :

$$t_2 = 0{\cdot}693\ R_2C \qquad ...(3-4)$$


وحالما يصل جهد المتسعة الى $\frac{1}{3}$Vcc فان المؤقت يولد نبضة قدح ذاتيا ومن جديد تشحن المتسعة الى جهد قيمته $\frac{2}{3}$Vcc . هذه المرة يكون الزمن اللازم لوصول جهد الشحن الى $\frac{2}{3}$Vcc اقل من الفترة السابقة (t_2) وذلك بسبب بدء دورة الشحن من $\frac{1}{3}$Vcc وليست من (0 Volt) . ان زمن الشحن الجديد t_3 يمكن معرفته من المعادلة (4-4) :

$$t_3 = 0{\cdot}693\ (R_1 + R_2)\ C \qquad ...(4-4)$$

ان الزمن t_3 يمثل فترة الشحن لجميع دورات الشحن اللاحقة . لهذا ، يكون الزمن الكلي اللازم لاتمام دورة الشحن/ تفريغ مجموع t_2 (زمن حالة «واطئ») و t_3 (زمن حالة «عال») ويمكن تمثيله بالعلاقة :

$$t = t_2 + t_3$$

$$= 0{\cdot}693\ (R_1 + 2R_2)\ C \qquad ...(5-4)$$



ان المعادلة (4-5) صحيحة لجميع الحالات عدا الدورة الاولى حيث يكون الزمن اكثر نسبيا من هذا بسبب بدء الشحن من الصفر. ولأن زمن الشحن والتفريغ لايعتمد على قيمة جهد التجهيز Vcc (كما هو واضح من علاقة t) فان تردد التذبذب (الذي يمثل مقلوب الزمن t) سيكون ايضا غير معتمد على Vcc وانما على R_2R_1 و C ويمكن حسابه (تردد موجة الاخراج f) من المعادلة (4-6) :

$$f = \frac{1.44}{(R_1 + 2R_2)C} \quad ...(6-4)$$

ولكون عملية الشحن لمتسعة التوقيت تحصل خلال المقاومتين R_1 و R_2 ، بينما عملية التفريغ تحدث خلال المقاومة R_2 فقط ، فان هذا يعني ان زمن الشحن لايساوي زمن التفريغ اي ان دورة التشغيل duty cycle (D) (زمن «عال» مقسوم على الزمن الكلي) تعتمد على النسبة بين R_1 و R_2. وكلما قلت R_2 فان D تقترب من 100% ، ومهما زادت R_2 فان D لاتصل 50%. ان دورة التشغيل D يمكن ايجادها من المعادلة (4-7) :

$$D = \frac{R_2}{R_1 + 2R_2} \quad ...(7-4)$$

المثال (4-2)

في دائرة الموقت 555 بصيغة موقت غير مستقر (شكل 4-9) ، اذا كانت $(R_1 = 10K\Omega)$,$(R_1 = 15K\Omega)$,$(C = 0.22\mu F)$. المطلوب ايجاد :

1- تردد موجة الاخراج.
2- زمن موجة الاخراج وزمن حالة «عال» وزمن حالة «واطئ».
3- النسبة المئوية لدورة التشغيل.

الحل

1– بتطبيق المعادلة (4-6) نحصل على تردد موجة الاخراج :

$$f = \frac{1{\cdot}44}{(R_1 + 2R_2)C}$$

$$= \frac{1{\cdot}44}{(10 \times 10^3 + 2 \times 15 \times 10^3)0{\cdot}22 \times 10^{-6}} = 164\ HZ$$

2– من المعادلة (4-4) يكون زمن حالة «عال» :

$$t_{high} = 0{\cdot}693\,(R_1 + R_2)\,C$$

$$= 0{\cdot}693\,(10 \times 10^3 + 15 \times 10^3)\,0{\cdot}22 \times 10^{-6} = 3{\cdot}8\ ms$$

ومن المعادلة (4-3) يكون زمن حالة واطئ :

$$t_{low} = 0{\cdot}693\,R_2C$$

$$= 0{\cdot}693 \times 15 \times 10^3 \times 0{\cdot}22 \times 10^{-6} = 2{\cdot}29\ ms$$

اما زمن موجة الاخراج من المعادلة (4-5) يكون :

$$t = t_{high} + t_{low}$$

$$= 3{\cdot}8 + 2{\cdot}29 = 6{\cdot}09 = 6{\cdot}09\ ms$$

3– بتطبيق المعادلة (4-7) تكون النسبة المئوية للدورة التشغيل :

$$\%D = \frac{R_2}{R_1 + 2R_2} \times 100$$

$$= \frac{15 \times 10^3}{10 \times 10^3 + 215 \times 10^3} \times 100 = 37{\cdot}5\ \%$$


5-4 صعوبات عمل الموقت 555 وحلولها
:Suffering of the 555 Operotion and their Solving

على الرغم من المزايا الحسنة الكثيرة التي يمتاز بها الموقت 555 فأن هناك بعض الصعوبات التي تعترض عمله ومن اهمها ماياتي :


أ- زمن التوقيت محدود وقليل في مؤقت احادي الاستقرار:

يعتمد زمن التوقيت (عرض النبضة) في مؤقت احادي استقرار على قيمة كل من المقاومة R والمتسعة C ، فاذا ماااردنا زمن توقيت اطول فهذا يعني زيادة قيمة R أو C أو كليها. ان زيادة قيمة C من الناحية العملية لها مساوئ كثيرة وخاصة تاثيرها السلبي على دقة زمن التوقيت بسبب سماحيتها الكبيرة. واما قيمة المقاومة R فهي محددة بـ (20MΩ) بوصفها حدا اعلى بسبب تيار طرف مستوى الحد كما علمنا في الفقرة (4-2). لذلك يتم اللجوء الى طريقة غير مباشرة لزيادة قيمة R الى حوالي(200MΩ)، وهذه الطرقة تتضمن اضافة الى الترانزستور احادي الوصلة مبرمج -Programmable Unijunction transis tor (PUJT) ومقاومتين ومتسعة كما هو مبين في دائرة الشكل (4-11أ) ان الترانزستور (PUJT) يتذبذب عند حوالي (IHZ) وهذا يولد نبضات قدح سالبة ضيقة جدا وبجهد (0.IV) على الطرف 5 (طرف جهد التحكم). وتكون نبضات القدح هذه بدورة التشغيل القصيرة لها ، ذات تأثير قليل على تيار الشحن . ان هذه الفكرة تجعل بالأمكان استعمال مقاومة توقيت R بحدود(200MΩ)وهذا يعني ان زيادة في زمن التوقيت قد تحققت بنسبة عشرة اضعاف مقارنة بدائرة الموقت الاعتيادية. ان الترانزستور QI المربوط على التوازي مع متسعة التوقيت يمكن استعماله للتصفير.

كما لاحظنا ان دائرة الشكل (4-11) لها زمن توقيت عشرة اضعاف زمن الموقت الاعتيادي ، فأن دائرة الشكل (4-12) تزيد زمن التوقيت الى 100 ضعف. في هذه الدائرة يشكل عنصرا التوقيت R و C مكاملا integrator مع مكبر العمليات Operational amplifier (CA3140) كعنصر فعال active element . بعد وصول القدح للموقت 555 فأن متسعة التوقيت C تشحن بمعدل يساوي (Vr/RC) وعندما تكون (Vr = 0.IV) فإن زمناً قدره (100RC) يلزم لشحن المتسعة C الى (10V) وهي ثلثا V_{cc} . عند هذا الجهد يصبح اخراج مكبر العمليات CA3140 في حالة «واطئ» وتبدأ المتسعة بالتفريغ خلال الثنائي D_1 .




الشكل (4-11) دائرة موقت أحادي الأستقرار ذات زمن توقيت طويل



الشكل (4-12) دائرة موقت أحادي الاستقرار ذي زمن توقيت طويل جداً

لقيم المقاومة R العالية ، يجب ان يكون الثنائي ذا تيار تسرب قليل بحدود (100PA) (حيث $IPA = I \times 10^{-12}A$) ، واعظم تيار امامي حوالي (50 mA) .

ان منحنيات شحن متسعة التوقيت C ، والتي تمثل العلاقة بين جهد الشحن Vc وزمن التوقيت t ، مبينة في الشكل (4-13) بوجود مكامل ذي جهد مرجعي (Vr = 0.5V) وللموقت اعتيادي .



الشكل (4-13) منحنيات الشحن للموقت الاعتيادي والموقت ذو زمن التوقيت الطويل جداً

مثال (4-3) :

في دائرة موقت احادي الاستقرار الاعتيادي (شكل 4.4) ، اذا كان اعظم زمن توقيت هو 8 ثوان. اوجد اطول زمن توقيت وقيمة كل من R و C في كل من دائرتي الموقتين : (1) – ذي زمن التوقيت الطويل شكل (4-11) ، (2)– ذي زمن التوقيت الطويل جدا الشكل (4–12) .

الحل :

بما ان اعظم زمن توقيت في الموقت الاعتيادي يحصل عندما تكون قيمة($R = 20M\Omega$) فان المتسعة C من معادلة زمن توقيت الموقت الاعتيادي ($t = 1.1RC$) تكون قيمتها :

$$C = 8 / (1{\cdot}1 \times 20 \times 10^6) = 0{\cdot}36\ \mu F$$

1 – اطول زمن توقيت في دائرة الموقت ذي التوقيت الطويل لهذا المثال هو (80 ثانية) عندما تكون($R = 200M\Omega$)و ($C = 0{\cdot}36\mu F$) حيث زمن توقيت الموقت ذي التوقيت الطويل= عشرة أمثال زمن توقيت الموقت الاعتيادي.


2 – اطول زمن توقيت في دائرة الموقت ذي التوقيت الطويل جدا لهذا المثال هو (800 ثانية اي حوالي 13.3 دقيقة)ويحصل عندما تكون($R = 2000M\Omega$)و($C = 0{\cdot}36\mu F$). حيث زمن توقيت الموقت ذي التوقيت الطويل جدا= عشرة امثال زمن توقيت الموقت ذي التوقيت الطويل.

ب– مدى التردد قليل في الموقت غير المستقر:

ان اعظم تردد للموقت غير المستقر الاعتيادي لايتجاوز (300 KHZ) ، ولما كانت الحاجة في استخدامات عديدة تدعو الى توليد نبضات بترددات اعلى من هذا التردد ، فان دائرة الشكل (4-14) توضح دائرة المؤقت 555 غير المستقر ذي المدى الاوسع للتردد. ان استخدام الدائرتين المتكاملتين 7404 و 7400 يجعل الدائرة لها القابلية على توليد ضعف تردد الدائرة الاصلية ، كما توضحه المعادلة (4-8) موازنة بالمعادلة (4-6) :

$$f = \frac{2{\cdot}88}{(R_1 + 2R_2)C} \qquad ...(8-4)$$

ويربط عدة مراحل من مضاعف التردد IC_2 و IC_3 يمكن الحصول على موجة اخراج ذات تردد يصل الى (10 MHZ).



الشكل (4-14) دائرة موقت 555 غير المستقر ذي المدى الأوسع للتردد

المثال (4-4) :

في دائرة الشكل (14-4) اذا كانت($C = 0.01\mu F$) و($R_1 = R_2 = 200\Omega$)فما قيمة تردد موجة الاخراج؟ وما اعظم تردد يمكن توليده من هذه الدائرة؟

الحل :

بتطبيق المعادلة (8-4) نحصل على تردد الاخراج :

$$f = \frac{2.88}{(R_1 + 2R_2)C}$$


$$= \frac{2.88}{(200 + 2X200)0.01 \times 10^{-6}} = 480 \text{ KHZ}$$

ان اعظم تردد يمكن توليده من هذه الدائرة حوالي (600 KHZ) .

جـ - ثبوت دورة التشغيل في الموقت غير المستقر:

باضافة ترانزستورين وعدة مقاومات الى دائرة الموقت غير المستقر الاساسية يمكن الحصول على موقت بفترة موجة (اي تردد) ثابتة ودورة عمل بالأمكان تغييرها بمدى واسع ، كما هو موضح في دائرة الشكل (4—15) والتي تضمن وجود مسارين منفصلين لشحن متسعة التوقيت C وتفريغها .

يكون الترانزستوران Q_1 و Q_2 في حالة توصيل turned on عندما يكون اخراج الموقت 555 (الطرف 3) في حالة "عال" high . عند هذا الوقت تكون متسعة التوقيت في حالة الشحن بالتيار المار من خلال الترانزستور Q_1 ، المقاومة R_A وجزء المقاومة المتغيرة المسمى R'_A . وعندما يصل جهد الشحن الى ثلثي جهد التجهيز، فأن اخراج المؤقت يتحول من "عال" الى "واطئ" low . عند هذه النقطة ، تبدأ متسعة التوقيت بالتفريغ خلال R_B و R'_B والترانزستور الداخلي للموقت 555. وعندما يصل جهد التفريغ الى ثلث جهد التجهيز، فأن اخراج الموقت ينتقل الى "عال" وهنا تبدأ دورة التوقيت بالتكرار.



الشكل (4–15) دائرة موقت غير مستقر ذي دورة عمل متغيرة.

ان زمن "عال" للاخراج (t_H) وزمن "واطئ" (t_L) وزمن الدورة (T) يمكن حسابها من المعادلات (4—9) و (4—10) و (4—11) على التوالي :

$$t_H = 0{\cdot}693 (R_A + R_A') C \quad ...(9-4)$$

$$t_L = 0{\cdot}693 (R_B' + R_B) C \quad ...(10-4)$$

$$T = t_H + t_L = 0{\cdot}693 (R_A + R_B + R_P) C \quad ...(11-4)$$

حيث $R_P = R_A' + R_B'$

يمكن تغيير دورة العمل بتبديل وضع النقطة المتحركة في المقاومة المتغيرة ، بينما يبقى زمن الدورة الكلي ثابتا وهذا يعني بقاء التردد ثابتا . ويمكن حساب دورة العمل D من المعادلة (4—12) :

$$D = \frac{(R_A + R_A')}{(R_A + R_B + R_P)} \quad ...(12-4)$$

المثال (4—5)

في دائرة الشكل (4—15) اذا كانت ($R_A = R_B = 5{\cdot}1 K\Omega$) و ($R_A' = 220K\Omega$) و ($R_P = 500K\Omega$) , ($C = 0{\cdot}001\mu F$). احسب تردد موجة الاخراج والنسبة المئوية لدورة العمل .

الحل :

تردد موجة الاخراج (f) هو مقلوب زمن الدورة (T) وبموجب المعادلة (4—11) نحصل على :

$$f = \frac{1}{0{\cdot}693 (R_A + R_B + R_P) C}$$

$$= \frac{1}{0{\cdot}693 (5{\cdot}1 \times 10^3 + 5{\cdot}1 \times 10^3 + 500 \times 10^3) \times 0{\cdot}001 \times 10^{-6}}$$

$$= 2{\cdot}828 \text{ KHZ}$$

من المعادلة (4−12) تكون النسبة المئوية لدورة التشغيل D%

$$\% D = \frac{R_A + R'_A}{(R_A + R_B + R_P)} \times 100$$

$$= \frac{5\cdot1 \times 10^3 + 220 \times 10^3}{5\cdot1 \times 10^3 + 5\cdot1 \times 10^3 + 500 \times 10^3} \times 100$$


$$= 44 \%$$

4−6 تصميم دائرة الموقت باستخدام دائرة احادي الاستقرار
: Desing of Timer Circuit With Monostable Circuit

ان الدائرة المتكاملة 121 74 والتي تم شرحها في الفصل الثالث ، تمثل دائرة موقت احادي الاستقرار، ويمكن استخدامها في تصميم دائرة الموقت غير المستقر كما في الشكل (4−16) . ان تردد موجة الاخراج لهذا الموقت يمكن حسابها بشكل تقريبي من المعادلة : (4−13)

$$f = \frac{1}{0\cdot7\, Rint\, (C_1 + C_2)} HZ \qquad ...(13-4)$$

حيث Rint هي المقاومة الداخلية للدائرة المتكاملة احادية الاستقرار 74121 وتساوي (2KΩ).



الشكل (4−16) دائرة الموقت غير المستقر باستخدام دائرتين متكاملتين نوع 74121.

ان عمل هذا الموقت هو مكافئ لعمل الدائرة المتكاملة احادية الاستقرار 74121 . وتكون البداية عند فتح المفتاح S حيث يكون كل من الطرفين 3 و 4 في IC_1 عند منطق "0" بينما ينتقل جهد الطرف 5 من منطق "0" الى منطق "1" وهذا يسبب توليد نبضة على الطرف 6 زمنها حوالي $0.7R_1C_1$ (حيث R_1 هي مجموع المقاومتين Rint ومقاومة التوقيت الخارجية R_{ext1} التي تربط بين الطرفين 9 و 11) وهو لايتجاوز 28 ثانية حدا اقصى . وطيلة هذه الفترة يكون الاخراج (طرف 6 في I_{c2}) عند منطق "0" الى ان ينتهي زمن النبضة التي تولدت عند طرف 6 في I_{c1} ويتحول جهدها من منطق "1" الى منطق "0" (وهو في نفس الوقت جهد الطرف 3 في I_{c2}) عندئذ تتولد نبضة اخراج على الطرف 6 من I_{c2} وتستمر لفترة زمنية قدرها $0.7R_2C_2$ (حيث R_2 هي مجموع المقاومتين Rint ومقاومة التوقيت الخارجية R_{ext2} التي تربط بين الطرفين 9 و 11) ولا يتجاوز عرض النبضة فترة 28 ثانية . وبعد انتهاء هذه النبضة تنتهي الدورة الاولى التي مرت بزمن "واطئ" قدره $(t_{Low} = 0.7$ $R_1C_1)$ وزمن "عال" $(t_{High} = 0.7R_2C_2)$ وبذلك يكون زمن الدورة الكاملة $(t = 0.7\ (R_1C_1$ $+\ R_2C_2))$ وعند عدم ربط مقاومتي التوقيت الخارجيتين Rext1 و Rext2 تكون $(R_1 = R_2 = R_{int} = 2K\Omega)$ وعندها يكون زمن الدورة الكاملة $(t = 1.4\times10^3(C_1 + C_2))$.

وهكذا تبدأ الدورة الثانية عندما يتحول جهد الطرفين 3 و 4 في I_{c1} من منطق "1" الى منطق "0" حيث تتولد نبضة عند طرف 6 في I_{c1} زمنها t_{Low} وتستمر العملية بنفس الطريقة المشروحة انفاً.

المثال (4—6)

في دائرة الشكل (4—16) اذا كانت $(C_1 = C_2 = 0.01\mu F)$ احسب لموجة الاخراج :
f, t, t_{Low}, t_{High}

الحل :

باستخدام العلاقات الرياضية المذكورة في الفقرة (4—6) سوف نحصل على المطاليب .

$$t_{High} = 0.7 \times 2 \times 10^3\ C_2$$

$$= 1.4 \times 10^3 \times 0.01 \times 10^{-6}$$

$$= 14\ \mu sec$$

$$t_{Low} = 0.7 \times 2 \times 10^3 C_1$$

$$= 1.4 \times 10^3 \times 0.01 \times 10^{-6}$$

$$= 14\ \mu sec.$$

$$t = t_{Low} + t_{High} = 14 + 14 = 28\ \mu sec.$$

$$f = \frac{1}{t} \quad \frac{1}{28 \times 10^{-6}} = 35.714\ KHZ$$

المثال (4-7)

اعد حل المثال السابق اذا كانت $(C_1 = 0.015\ \mu F)$ ، و $(C_2 = 0.022\ \mu F)$ و $(R_{ext1} = 10\ K\Omega)$, $(R_{ext2} = 33\ K\Omega)$

الحل

في هذا المثال ستكون

$$R_1 = 2 + 10 = 12\ K\Omega$$

$$R_2 = 2 + 33 = 35\ K\Omega$$

$$t_{High} = 0.7\ R_2C_2 = 0.7 \times 35 \times 10^3 \times 0.022 \times 10^{-6} = 539\ \mu sec.$$

$$t_{Low} = 0.7\ R_1C_1 = 0.7 \times 12 \times 10^3 \times 0.015 \times 10^{-6} = 126\ \mu sec.$$

$$t = t_{High} + t_{Low} = 539 + 126 = 665\ \mu sec.$$

$$f = \frac{1}{t} = \frac{1}{665 \times 10^{-6}} = 1.5\ KHZ$$

لاحظ ان ربط مقاومتي التوقيت $Rext_1$ و $Rext_2$ قد يسبب في زيادة زمن الموجة بشكل واضح ، وعمليا ممكن زيادة هذا الزمن بحيث لايتعدى 56 ثانية حدا اعلى.

اسئلة

4–1 في دائرة موقت 555 احادي الاستقرار المبينة في الشكل (4–4) ، اذا كانت ($Vcc = 15V$) وعرض نبضة القدح ($tw = 1 \mu s$)، فأحسب :

(أ) زمن التوقيت وعرض نبضة الاخراج اذا كانت ($C = 2 \mu F$),($R = 3{\cdot}3 M\Omega$)

(ب) قيمة R و C اللتين تجعلان زمن التوقيت قدره 5 ثوان.

4–2 في دائرة الموقت 555 بصيغة غير مستقر المبينة في الشكل (4–9) اذا كانت ($C = 0{\cdot}11 \mu F$),($R_2 = 18 K\Omega$)،($R_1 = 15 K\Omega$) . المطلوب ، ايجاد :

1– تردد موجة الاخراج ، 2– زمن الموجة الكلي وكم زمن حالة "عال" "وزمن حالة واطئ؟ . 3– النسبة المئوية لدورة التشغيل.

4–3 في دائرة الشكل (4–4) ، اذا كان اعظم زمن توقيت 7.5 ثانية .

اوجد : اطول زمن توقيت وقيمة كل من R و C في كل من الدائرتين الشكل (4–11) والشكل (4–12) .

4–4 في دائرة الشكل (4–14) اذا كانت ($R_1 = 150 \Omega$),($C = 0{\cdot}22 \mu F$) و ($R_2 = 100 \Omega$) ، فكم هو تردد الاخراج؟ وماهو اعظم تردد يمكن الحصول عليه من هذه الدائرة؟

4–5 في دائرة الشكل (4–15)، اذا كانت($R_A = R_B = 6{\cdot}8 K\Omega$)و ($R_B' = 330 K\Omega$)، و ($R_A' = 100 K\Omega$) و ($C = 0{\cdot}002 \mu F$). احسب تردد موجة الاخراج والنسبة المئوية لدورة التشغيل.

4–6 في دائرة الشكل (4–16) ، اذا كانت ($C_1 = C_2 = 0{\cdot}015 \mu F$) . أوجد لموجة الاخراج : f, t, tLow, thigh .

4–7 اعد حل السؤال (4–6) اذا كانت ($C_1 = 0{\cdot}01 \mu F$)و($C_2 = 0{\cdot}022 \mu F$)و ($R_{ext1} = 15 K\Omega$), و ($R_{ext2} = 22 K\Omega$).

الفصل الخامس ○

حلقة الطور المغلق Phase Locked Loop (PLL)

5 – 1 مقدمة : Introdution

هناك عدة اسس وتقنيات تستخدم في تصميم وتصنيع الدوائر الالكترونية التي تقوم بانتقاء تردد معين من بين عدد من الترددات ونظرا لأهمية هذه الخاصية في التطبيقات العملية ، نتطرق في هذا الفصل الى شرح مفصل لدائرة حلقة الطور المغلق ، مكوناتها واستخداماتها . تدخل حلقة الطور المغلق الى جانب تصميم دوائر انتقاء التردد في تطبيقات واسعة اخرى خاصة في مجال تحليل الموجات ودوائر تناظرية ، فأنها تسمى حلقة الطور المغلق التناظرية Analog phase locked loop (APLL) ، من جهة اخرى اذا استخدمت دوائر رقمية في تصنيع حلقة الطور المغلق فتسمى في هذه الحالة حلقة الطور المغلق الرقمية Digital phase locked loop (DPLL) .

يبين الجدول (5 – 1) مواصفات حلقات الطور المغلق المستخدمة بكثرة .

الجدول (5 – 1)

خلاصة مواصفات بعض من حلقات الطور المقفول (المغلق)


نوع الحلقة (رمز)	اقصى تردد (MHZ)	اقصى مجال للعمل (% fo)	التشويه في التضمين الترددي (نسبة)	تأرجح الاخراج (فولت) (p – p)	المقاومة الداخلية (Ω)	وجود اخراج AM	تيار التجهيز (ملي امبير)	مدى جهد التجهيز (فولت)
NE560	30	40 %	3 %	1	2K**	كلا	9	+ 16 to + 20
NE561	30	40 %	3 %	1	2K**	نعم	10	+ 16 to + 26
NE562	30	40 %	5 %	1	2K**	كلا	12	+ 16 to + 30
NE565	5	120 %	2 %	15	5K	كلا	8	± 6 to ± 12
SE565	5	120 %	2 %	15	5K	كلا	8	± 6 to ± 12
NE567	5	14 %	5 %*	20	20K**	نعم	7	+ 4.5 to + 9
SE567	5	14 %	5 %*	20	20**	نعم	6	+ 4.5 to + 9
NE566	5		2 %	30 % V***			7	+ 10 to + 26
SE566	5		2 %	30 % V***			7	+ 10 to + 26

* NE567 يوجد اخراج AM و FM

** الادخال مجهز داخليا

*** الرقم بين كسب Vco بوصفه نسبة مئوية لتأرجح جهد التغذية .

5–2 مكونات حلقة الطور المقفول : تتكون حلقة الطور المقفول من ثلاثة اجزاء اساسية كما في الشكل (5 – 1).



الشكل (5 – 1) أجزاء حلقة الطور المغلق الأساسية.

5 – 2 – 1 مذبذب تحكم جهد :

Voltage Controlled Oscillator (VCO)

وهو مذبذب نستطيع من خلاله ان نتحكم بتردد الموجة الخارجة منه وذلك بتسليط جهد تحكم على احد اطراف الادخال (طرف تحكم جهد)، ولهذا يطلق عليه مذبذب تحكم جهد ويدعى تردد الموجة الخارجة من المذبذب بتردد العمل الطليق (fo) اذا كانت قيمة جهد التحكم يساوي صفراً.

اذا زاد عن الصفر او قل فأن تردد الموجة الخارجة من المذبذب تتغير تباعا حول تردد العمل الطليق (fo) اي يزداد على قيمة (fo) أو يقل عنها حسب قيمة جهد التحكم المسلط على المذبذب.

5 – 2 – 2 مقارن الطور : **Phase Comparator** :

يقوم مقارن الطور بالمقارنة بين طور اشارة المذبذب وطور الاشارة الداخلة كما في الشكل (5 – 1)، وتكون موجة الاخراج دالة للفترة بين طور الاشارتين.

5 – 2 – 3 مرشح المرور الواطئ : Low – Pass filter

يقوم بترشيح الاشارة الخارجة من مقارن الطور ويكون تردد الاشارة الخارجة منه واطئا وذا جهد يتناسب مع الفرق بين طور الاشارتين الداخلتين الى مقارن الطور.

5–3 خاصية انتقاء الموجة الداخلة : Input Wave Selection's Preperty


كما ذكرنا سابقا فأن لحلقة الطور المغلق القابلية على انتقاء تردد معين من بين عدد من ترددات الاشارات الداخلة اليها وذلك بوساطة تثبيت مذبذب تحكم الجهد على التردد المراد انتقاؤه.

5 – 4اساس فكرة حلقة الطور المقفول Principle of PLL's Idea

يثبت مذبذب تحكم الجهد عادة على تردد مساوٍ لتردد الاشارة المراد انتقاؤها فاذا كان تردد الاشارة الداخلة مساوياً لتردد المذبذب فأن الدائرة تكون في حالة قفل ، وعند حصول اي تغيير بسيط في تردد الاشارة الداخلة فأن تردد مذبذب تحكم الجهد سيتغير لاحقاً بالتردد الجديد للاشارة الداخلة الى ان يصل اليه فتحصل عندئذ حالة القفل كما هو موضح في الشكل (5 – 2) . فمثلا اذا اصبح تردد الاشارة الداخلة اعلى من تردد مذبذب تحكم الجهد ، يقوم مقارن الطور بالمقارنة بين الترددين لينتج اشارة الاخراج ، تمرر هذه الاشارة اولا الى مرشح الذبذبات الواطئة ليتم ترشيحها ثم تدخل الى مذبذب تحكم الجهد VCO في هذه الحالة يزداد تردد المذبذب حتى يصل تردد الاشارة الداخلة وحينئذ تصبح الدائرة في حالة قفل.

5 – 4 – 1 المجال الترددي للقفل أو المسك Locked freguency Range

يدعى المدى المحدد للتغير في تردد الاشارة الداخلة والتي تستطيع الحلقة ضمنه اللحاق بتردد الاشارة الداخلة والقفل عليها بالمجال الترددي للقفل كما في الشكل (5–2 أ)



الشكل (5—2)أ— المجال الترددي للقفل ب— المجال الترددي للسحب.

يبين الشكل (5 — 2 أ) كيفية زيادة اشارة التحكم V_2 الداخلة الى مذبذب تحكم الجهد VCO عندما يتغير تردد الاشارة الداخلة من تردد واطئ الى تردد عال (عندما يكون تردد العمل الطليق fo ضمن هذا المدى من التغير في الترددات) يلاحظ المدى (Δf_l) الذي تستطيع الحلقة خلاله القفل على تردد الاشارة الداخلة. ان المجال الترددي للقفل او المسك يعتمد بالدرجة الاولى على مقدار الكسب المستمر للحلقة المغلقة بأكملها.

5 — 4 — 2 المجال الترددي للسحب : Pulled freguency Range

لوكان تردد الاشارة الداخلة لايساوي تردد العمل الطليق fo لمذبذب تحكم الجهد فأن الحلقة قد لاتكتسب حالة القفل حتى لوكان ضمن المجال الترددي للقفل السابق الذكر، وذلك يعتمد على خصائص دائرة مرشح الترددات الواطئة وكيفية تهيئته للاشارة الخارجة التي تتحكم على المذبذب VCO ، وفي هذه الحالة يوجد مجال ترددي اقل عرضا يسمى بالمجال الترددي للسحب. يبين الشكل (5 — 2ب) المجال الترددي للسحب (Δf_p) عند نقصان تردد الاشارة الداخلة باتجاه تردد العمل الطليق fo. بعد تعرف

الاجزاء المكونة لحلقة الطور المغلق ، نتناول فيما يأتي التطبيقات العملية لحلقة الطور المغلق واهميتها من الناحية التقنية في الانظمة المختلفة للاتصالات وتهيئة الاشارات وتحليلها.

5 – 5 التطبيقات العملية لحلقة الطور المغلق :

Practical Application of PLL


تدخل حلقة الطور المغلق في كثير من دوائر التنغيم ذات الترددات المختارة وفي دوائر تهيئة الاشارات وتمثيل الترددات وغيرها. نتطرق فيما يأتي الى اهم استخداماتها :

1. الكشف عن الموجة المحملة في التضمين الترددي.
2. التزامن الترددي.
3. الكشف عن الموجة المحملة في التضمين السعوي.
4. تحليل الترددات ومضاعفتها.

5 – 5 – 1 الكشف عن الموجة المحملة في التضمين الترددي :

Detection of FM Modulated Signal

يبين الشكل (5 – 3أ) كيفية استخدام حلقة الطور المغلق في كشف الاشارة في التضمين الترددي حيث ان V_1 تمثل الاشارة الناتجة بعد الكشف.




شكل (5–3 أ) استخدام حلقة الطور المغلق في كشف الاشارة في التضمين الترددي

بافتراض ان تردد الموجة الحاملة Carrier freguency fc هو ضمن مجال السحب لحلقة الطور المغلق ، فاذا قفلت الحلقة على تردد الموجة الحاملة fc في التضمين الترددي ، تقوم عندئذ دائرة VCO بمتابعة التردد اللحظي لاشارة الادخال ، اما الاشارة الخارجة من المرشح V_1 فانها تتألف من جزأين ، جزء مستمر يعمل على جعل VCO مقفل على تردد الموجة الحاملة fc وجزء متناوب يكون شكله مشابه تماماً للاشارة المحملة Vm (t) . يمكن استخدام حلقة الطور المغلق للكشف عن الاشارة المحملة في حالتي النطاق الترددي الواسع او النطاق الترددي الضيق ، وتكون الاستجابة اكثر خطية من اية دائرة اخرى من دوائر الكشف في التضمين الترددي .

من الجدير بالذكر ان حلقة الطور المغلق تمثل في هذه الحالة دائرة المستقبل Reciever لقيامها بعمليتي اختيار التردد والكشف عن الاشارة المحملة .


اما في حالة نقل المعلومات الرقمية بنظام Frequency – shift keyed FSK فتنتقل المعلومات الرقمية بشكل منطق (1) اومنطق (O) وبذبذبتين مختلفتين للدلالة على المنطق (1) او (O) وفي دوائر الكشف بوساطة حلقة الطور المغلق يكون جهد الخطاء V_1 الخارج عن دائرة الترشيح بمثابة مستويين مختلفين للجهد يمثل الاول الذبذبة التي تمثل منطق (1) ويمثل الثاني الذبذبة الممثلة للمنطق (O) وبهذا يكون الناتج جهداً متقطعاً يمثل العدد الرقمي المضمن في نظام FsK . يبين الشكل (5 – 3ب) كيفية الكشف عن المعلومات الرقمية المضمنة بنظام FsK .




الشكل (5– ب 3) الكشف عن المعلومات الرقمية المضمنة بنظام FSK

5 – 5 – 2 التزامن الترددي Frequency Synchronization :

تستخدم حلقة الطور المغلق في تزامن الاشارات ، فاذا ادخلت اشارة ضعيفة الجهد وذات تردد مستقر الى حلقة الطور المغلق فيمكن للحلقة ان تقفل على التردد المعني وتنتج في اخراج مذبذب تحكم جهد VCO اشارة لها نفس التردد ذي الاستقرارية العالية وبمستوى اعلى من القدرة ، حيث تستخدم مثلا في دائرة كشف اللون في جهاز التلفزيون الملون ، تتزامن حلقة الطور المغلق مع تردد الحامل الثانوي (تردد تفجير اللون لأشارة (الفيديو) المركبة وتقفل الحلقة على هذا التردد الشكل (5–4–أ) (حيث تحتوي اشارة (الفيديو) المركبة على معلومات حول الاشارات اللونية ، يتم فصل هذه المعلومات والكشف عنها باستخدام تردد اشارة تفجير اللون الثانوي الموجود في الحافة الخلفية لاشارات التزامن كما في الشكل (5 – 4ب) تكون اشارة التفجير هذه مستقرة التردد وضيفة الجهد . عند استخدام حلقة الطور المغلق نحصل على اشارة ذات تردد مساوٍ لتردد اشارة التفجير ولكن بجهد اكبر يمكن الاستفادة منه في الحصول على المركبات اللونية .



الشكل (5–4 أ) الكشف عن اشارة تفجير اللون لموجة الفيديو المركبة




شكل 5—4 ب) اشارات التزامن والتفجير اللوني

5 – 5 – 3 الكشف عن الموجة المحملة في التضمين السعوي

Detetion of AM Modulated signal

يمكن استخدام حلقة الطور المغلق مع المضمن المتزن للكشف عن الاشارة المحملة في التضمين السعوي AM Modulation . يوضح الشكل (5 — 5) المخطط الكتلي لعمل كاشف الاشارة المحملة حيث تقفل الحلقة على تردد الموجة الحاملة Carrierr frequency.




الشكل (5 – 5) المخطط الكلي لكشف الاشارة في التضمين السعوي

يكون اخراج مذبذب تحكم جهد VCO بمثابة تردد مرجعي يساوي تردد الموجة الحاملة AM carrier ولكن بدون تضمين. تدخل هذه الاشارة الى المضمن المتزن balance modulator ، بعد ترشيح الاشارة الخارجة من المضمن المتزن نحصل على الاشارة المحملة m(t) في التضمين السعوي.

5 – 5 – 4 تقسيم التردد ومضاعفته

Frequency Division and Multiplication

بادخال مقسم التردد في دائرة حلقة الطور المغلق بين اخراج مذبذب تحكم جهد VCO ومقارن الطور يمكن لحلقة الطور المغلق ان تعمل بصفة دائرة مضاعفة التردد ذات الذبذبة المختارة كما في الشكل (5 – 6) حيث N هي معامل تقسيم الذبذبة.




الشكل (5 – 6) مقسم ومضاعف التردد باستخدام حلقة الطور المغلق

عندما يكون النظام في حالة قفل يكون $fs = \frac{fo}{N}$ وبالتالي fo = Nfs تحت ظروف اخرى يمكن ان نحصل على مضاعفات التردد بدون استخدام معامل تقسيم التردد N حيث يمكن الاستفادة من اساس تحليل الموجة غير الجيبية الى عدة موجات دورية بترددات مضاعفة ، في هذه الحالة يمكن جعل حلقة الطور المغلق تقفل على اي تردد من ترددات الموجات الدورية للحصول على ترددات مضاعفة للتردد الاصلي وبقدرة عالية.


5 – 5 – 5 استخدامات اخرى لحلقة الطور المقفول :

نستعرض فيما يأتي بعض الدوائر الالكترونية بصفة تطبيقات اخرى عامة لدائرة حلقةالطور المقفول لغرض الاطلاع .

1. مولد موجة خطية سالبة او موجبة ، الشكل (5 – 7 – أ) والشكل (5 – 7 – ب)




الشكل (5 – 7أ) مولد موجة خطية سالبة




الشكل (5 – 7ب) مولد موجة خطية موجبة

2. مولد موجة سن المنشار السالب او الموجب مع مولد نبضات الشكل (5 – 8 – أ) و (5 – 8 – ب).




الشكل (5 – 8أ) مولد موجة سن منشار سالبة




الشكل (5 – 8ب) مولد موجة سن منشار موجبة

3. الكشف عن التنغيم المتعاقب ، الشكل (5 – 9).




الشكل (5 – 9) الكشف عن التنغيم المتعاقب

4. مشفر التنغيم باللمس ، الشكل (5 – 10).




الشكل (5 – 10) مشفر التنغيم باللمس

5. مستقبل الراديو ذو التضمين السعوي ، الشكل (5 – 11).




الشكل (5 – 11) مستقبل راديو ذو التضمين السعوي

6. كاشف اشارة التضمين الترددي FM ذو النطاق الترددي الضيق ، الشكل (5 – 12).



الشكل (5 – 12) كاشف الاشارة في التضمين الترددي

7. محلل الترددات ، الشكل (5 – 13).



الشكل (5 – 13) محلل الترددات

اسئلة الفصل الخامس

5 – 1 ما حلقة الطور المغلق ولماذا سميت بهذا الاسم؟

5 – 2 ما مكونات حلقة الطور المغلق؟

5 – 3 ماذا نقصد بـ : مذبذب تحكم الجهد– مقارن الطور– المجال الترددي للقفل– تردد العمل الطليق؟

5 – 4 اشرح مفصلاً اساس عمل حلقة الطور المغلق.

5 – 5 عدد اهم تطبيقات حلقة الطور المغلق.

5 – 6 موجة دورية مربعة ترددها (10 KHZ). بين كيفية استحصال تردد (30 KHZ) بادخال هذه الموجة الى حلقة الطور المغلق.

5 – 7 تكلم على عمل حلقة الطور المغلق بشكل منغم وكاشف للاشارة المضمنة FM

5 – 8 اشرح كيفية استخدام حلقة الطور المغلق بشكل مولد موجة متزامن مع اشارة صغيرة.

5 – 9 بين كيف يمكن لحلقة الطور المغلق ان تعمل كدائرة مضاعفة ترددات.

5 – 10 تكلم على عمل حلقة الطور المغلق لكشف الاشارة المضمنة سعوياً.

الفصل السادس ○


التحويل من الرقمي الى التناظري وبالعكس
(A/D & D/A Conversion)

6 – 1 مقدمة Introduction

تعد جميع الظواهر الفيزياوية (مثل : الجهد ، ودرجة الحرارة ، والضغط ، والسرعة ـــــ الخ) ذات طبيعة تناظرية analogue (وتسمى نظيرية ايضاً) وهذا يعني انها تتغير مع الزمن فهي في لحظة ماذات قيمة معينة وفي لحظة اخرى ذات قيمة اخرى وهكذا . ولما كان التعامل مع هذه الاشارات ضمن المبادئ الرقمية له فوائد متعددة ، فقد برزت الحاجة الى عملية التحويل من التناظري الى الرقمي analogue – to – digital (اختصاراً A/D او ADC) وعمليةالتحويل من الرقمي الى التناظري digital – to – analogue (اختصاراً D/A او DAC).

تقوم محولات (A/D) بتحويل المعلومات الرقمية الى مايكافئها من معلومات تناظرية ، مثال ذلك ، تحويل المعلومات الرقمية في اخراج الحاسبة الالكترونية الى معلومات تناظرية تقوم بسياقة قلم الراسم البياني plotter ولهذا تعد محولات (D/A) في اغلب الاحيان اجهزة حل الجفرات decoder اذ تعمل عند اخراج النظام الرقمي.
اما محولات (A/D) فتقوم بعملية تحويل معاكسة فهي تغير الاشارة التناظرية الى اشارة رقمية مكافئة ، مثلاً ، تستعمل محولات (A/D) لتحويل اشارة تناظرية (كالحرارة او الضغط او الاهتزاز .... الخ) الى اشارة رقمية مكافئة وذلك لادخالها في منظومة رقمية ، ولهذا تعد محولات (A/D) غالباً اجهزة تجفير encoder اذ توجد في ادخال النظم الرقمية.

ان محولات A/D و D/A تعرف ايضاً بالمهيئات interface حيث تقوم بتهيئة الاشارة كي تستطيع الدخول الى النظام الرقمي اوالخروج منه ، كما يسمى النظام الذي تستخدم فيه بالنظام المختلط او الهجين hybrid system. ويوضح المخطط الكتلي في الشكل (6 – 1) الصيغة العامة للنظام المختلط لمعالجة المعلومات.




الشكل (6 – 1) مخطط كتلي للنظام المختلط لمعالجة المعلومات

6 – 2 التحويل الرقمي الى التناظري D/A conversion :

ان عملية التحويل (D/A) هي عملية سهلة اذا ماقورنت مع عملية التحويل (A/D) . وفي الواقع ان محولات (D/A) تشكل جزءاً من اجزاء محولات (A/D) ، لذلك يفضل تناول D/A قبل A/D.

يبين المخطط الكتلي في الشكل (6 – 2) محول D/A الذي يتم فيه تحويل عدة ادخالات رقمية (في هذه الحالة اربعة هي D,C,B,A) الى اخراج تناظري واحد (V) يمكن قراءته بوساطة الفولتميتر. حيث يتألف هذا المحول من جزأين : الاول شبكة مقاومية والثاني مكبر ضائف. ان الشبكة المقاومية تأخذ بعين الاعتبار ان منطق "1" للادخال B له ضعف قيمة منطق "1" للادخال A وكذلك منطق "1" للادخال C له اربعة امثال قيمة منطق "1" للادخال A وبنفس الطريقة فان منطق "1" للادخال D له ثمانية امثال قيمة منطق "1" للادخال A.


اعتماداً على طبيعة الشبكة المقاومية هنالك نوعان من محولات D/A الاول نوع الشبكة ذات المقاومة الموزونة Weighted resistor والثاني نوع السلم الثنائي R-2R ladder.



الشكل (6 – 2) مخطط كتلي لمحول D/A

6 – 2 – 1 محول D/A نوع الشبكة ذات المقاومة الموزونة Weighted Resistor D/A

يوضح الشكل (6 – 3) محول D/A بسيط،حيث تشكل المقاومات R_1 ، R_2, R_3, R_4 الشبكة المقاومية نوع المقاومة الموزونة ، بينما تقوم مقاومة التغذية العكسية (R_f) مع مكبر العمليات (OP-Amp) بدور المكبر الضائف.



الشكل (6 – 3) دائرة محول D/A نوع المقاومة الموزونة.

عندما تكون جميع المفاتيح موضوعة عند المنطق "0" (اي حالة الادخال 0000) فان فولتية الادخال عند النقطة p ستكون OV وبهذا تكون فولتية الاخراج OV ايضا . افرض ان المفتاح A قد تم وضعه عند منطق "1" (اي حالة الادخال 0001) فان فولتية الدخول 3V سوف تسلط على المكبر من خلال المقاومة R_1 ولحساب فولتية الاخراج Vout نتبع مايأتي :

$$Av \ (\text{الكسب}) = \frac{Rf}{Rin} = \frac{10000}{150000} = 0{\cdot}066$$

$$Vout = Av \times Vin = 0{\cdot}066 \times 3 = 0{\cdot}2 \ V$$

وهكذا يمكننا حساب فولتية الاخراج التناظرية لكافة احتمالات الادخال الرقمية حيث نحصل على جدول الحقيقة (جدول 6—1) لهذه الدائرة.
في الدائرة (6—3) لاحظ ان المقاومة R_2 هي ضعف قيمة المقاومة R_2 والمقاومة R_2 ضعف المقاومة R_3 وهكذا ، اي اننا لو اردنا اضافة مفتاح خامس E وزنه 2^4 (أي 16) فسوف نحتاج الى مقاومة R_5 تربط على التوالي معه قيمتها نصف قيمة المقاومة R_4 اي (R_5=9·35KΩ) ولهذا السبب سمي هذا النوع بالمقاومة الموزونة. كذلك باستطاعتنا كتابة المعادلة (6—1) لايجاد فولتية الاخراج (Vout) في الدائرة (6—3) بصورة عامة :

$$Vout = -\frac{Vin}{R_1} \times Rf\,(A + 2B + 4C + 8D) \qquad ...(1-6)$$

حيث كل من A ، B ، C ، D أما "0" أو "1" اعتمادا على وضع كل مفتاح.

مثال (6—1)

في دائرة الشكل (6—3) ، احسب قيمة فولتية الاخراج التناظرية المكافئة لحالات الادخالات الرقمية (1011).

الحل

باستخدام المعادلة (6—1) نحصل على Vout

$$Vout = -\frac{3}{150000} \times 10000\,(8 \times 1 + 4 \times 0 + 2 \times 1 + 1 \times 1)$$

$$= -2{\cdot}2 \text{ Volt}$$

(ملاحظة : يمكن التخلص من الاشار السالبة بادخال اشارة Vout على مكبر عاكس كما مر بنا في الفصل الثاني) .

الجدول (6—1) جدول الحقيقة لمحلول D/A المبين في دائرة الشكل (6—3)

الاخراج التناظري	الادخالات الرقمية			
	1's	2's	4's	8's
فولت	A	B	C	D
·0	0	0	0	0
0·2	1	0	0	0
0·4	0	1	0	0
0·6	1	1	0	0
0·8	0	0	1	0
1·0	1	0	1	0
1·2	0	1	1	0
1·4	1	1	1	0
1·6	0	0	0	1
1·8	1	0	0	1
2·0	0	1	0	1
2·2	1	1	0	1
2·4	0	0	1	1
2·6	1	0	1	1
2·8	0	1	1	1
3·0	1	1	1	1

على الرغم من بساطة محول D/A نوع المقاومة الموزونة وسهولة فكرة عمله ، الا انه يعاني من عائقين غير يسيرين يجعلان من دائرته غير مرغوب فيها : أولهما الاختلاف الكبير في قيم المقاومات المستعملة فضلا عن ان هذه المقاومات يجب ان تكون من النوع المضبوط وذات سماحية محدودة جدا مما يؤدي الى تكاليف زائدة في تصميم هذه الدائرة ، وثانيهما كون المقاومة المستعملة للرقم ذي المرتبة الاعلى (MSB) يجب ان تتحمل تيارا يزيد كثيرا عن التيار الذي تتحمله مقاومة الرقم ذي المرتبة الادنى (LSB). ومثالا على ذلك ، في منظومة تحويل D/A ذات (10) ارقام يكون التيار الذي يسري خلال مقاومة الرقم ذي المرتبة الاعلى (512) مرة اكبر من تيار مقاومة الرقم ذي المرتبة الادنى (لاحظ المثال 6 — 2).
لهذين السببين تم تطوير شبكة مقاومية اخرى اطلق عليها اسم : سلّم ladder.

مثال (6 — 2)

في دائرة محول D/A المرسومة في الشكل (6 — 3) ، أحسب النسبة بين تيار المقاومة ذات المرتبة الاعلى والتيار في المقاومة ذات المرتبة الادنى.

الحل

ان مقاومة المرتبة الاعلى هي $(R_4 = 18{\cdot}7K\Omega)$ والتيار الذي يسري فيها I_4 : باستخدام قانون اوم هو:

$$I_4 = \frac{3}{18{\cdot}7} = 160 \text{ mA}$$

اما مقاومة المرتبة الادنى فهي $(R_1 = 150 \text{ k}\Omega)$ والتيار الذي يسرى فيها I_1 :

$$I_1 = \frac{3}{150} = 20 \text{ mA}$$

لذلك

$$\frac{I_4}{I_1} = \frac{160}{20} = 8$$

وهذا يعني ان تيار مقاومة المرتبة الاعلى اكبر من تيار مقاومة المرتبة الادنى بمقدار (8) مرات.

6-2-2 محول D/A نوع السلَّم الثنائي R-2R Binary Ladder D/A


يبين الشكل (6-4) دائرة محول D/A نوع السلَّم الثنائي وقد سمي بهذا الاسم لأن قيم المقاومات التي تتألف منها الشبكة المقاومية تكون R و 2R. لاحظ في هذا الشكل ان المقاومات الافقية (R_1 ، R_2 ، R_3 ، R_4 ، R_5) هي ضعف المقاومات العمودية (R_6 ، R_7 ، R_8 ، R_f) حيث ان قيمة المقاومة الافقية (20KΩ) بينما قيمة المقاومة العمودية (10KΩ) وهذه الخاصية بحد ذاتها تعد ميزة حسنة تجاوزت مشكلة قيم المقاومات المتفاوتة التي واجهناها في النوع السابق.

باستطاعتنا ملئ جدول الحقيقة (الجدول 6-2) لمحول D/A في الشكل (6-4) وذلك باستخدام المعادلة (6-2) :

$$Vout = \frac{Vin}{(2^n - 1)}(A + 2B + 4C + 8D) \qquad ...(2-6)$$

الجدول (6-2) جدول الحقيقة لمحول D/A المبين في الشكل (6-4)

الاخراج التناظري	الادخالات الرقمية			
	1's	2's	4's	8's
فولت	A	B	C	D
0·00	0	0	0	0
0·25	1	0	0	0
0·50	0	1	0	0
0·75	1	1	0	0
1·00	0	0	1	0
1·25	1	0	1	0
1·50	0	1	1	0
1·75	1	1	1	0
2·00	0	0	0	1
2·25	1	0	0	1
2·50	0	1	0	1
2·75	1	1	0	1
3·00	0	0	1	1
3·25	1	0	1	1
3·50	0	1	1	1
3·75	1	1	1	1



الشكل (6—4) محول D/A نوع السلّم الثنائي

حيث n هي عدد الادخالات الرقمية وفي هذه الدائرة تساوي (4).

المثال (6—3)

في دائرة محول D/A المبينة في الشكل (6—4)، اوجد فولتية الاخراج التناظرية (Vout) لحالة الادخالات الرقمية (1001).

الحل :

باستخدام المعادلة (6—2) نحصل على :

$$Vout = -\frac{3.75}{(2^4-1)}(1 + 2 \times 0 + 4 \times 0 + 8 \times 1)$$

$$= -2.25 \text{ Volt}$$

مثال (6 — 4) :

في محلول D/A له سلّم يتألف من (6) أرقام ثنائية و Vin = 5V أوجد :
أ— فولتية الاخراج الناتجة من الادخال الرقمي 101100 ب— عدد الحالات في جدول الحقيقة لهذا المحول ، جـ— أقصى فولتية اخراج لهذا المحول .

الحل :

أ— لايجاد قيمة فولتية الاخراج التناظرية Vout يمكن تطبيق المعادلة 6 —2 ل 6 ادخالات ثنائية :

$$Vout = \frac{Vin}{(2^n-1)}(A + 2B + 4C + 8D + 16E + 32F)$$

$$= \frac{5}{(2^6-1)}(0 + 2 \times 0 + 4 \times 1 + 8 \times 1 + 16 \times 0 + 32 \times 1)$$

$$= 3.492 \text{ Volt}$$

ب— ان عدد حالات جدول الحقيقة لهذا المحول تساوي $2^6 = 64$ حالة .
جـ— اقصى فولتية اخراج هي نفسها Vin وتساوي 5 فولت لهذا المحول ويمكن التأكد من ذلك باستخدام المعادلة 6 —2 كما في الفقرة (أ) :

$$Vout = \frac{5}{(2^6-1)}(1 + 2 \times 1 + 4 \times 1 + 8 \times 1 + 16 \times 1 + 32 \times 1)$$

$$= 5 \text{ Volt}$$

6 – 2 – 3 الدقة والوضوح Accuracy & Resolution :

توجد عدة مميزات ومواصفات في محولات D/A ومن أهمها الدقة accuracy والوضوح resolution وتسمى احيانا قابلية التحليل تحدد جودة المحول واعتماديته.

ان دقة المحول D/A تعتمد بشكل كبير على دقة قيم المقاومات المستعملة وكذلك على دقة جهد المرجع. ويمكن تعريف الدقة بأنها مقياس مدى قرب فولتية الاخراج الحقيقية عن قيمة الفولتية المحسوبة نظريا. مثالا على ذلك، أفرض أن الفولتية الناتجة نظريا من ادخال رقمي معين هي 5V فاذا كانت دقة التحويل %10 + فأن الفولتية الحقيقية في الاخراج ستكون بين 4.5V و 5.5V أما الوضوح فيعني اقل زيادة في الفولتية يمكن تمييزها، ويعتمد الوضوح بصورة رئيسة على عدد الادخالات الثنائية للمحول. بتعبير اخر تحدد أقل زيادة بفولتية الاخراج بالرقم الثنائي ذي المرتبة الادنى LSB.

أي أن: الوضوح $= \frac{1}{2^n}$ وهذا يعني انه كلما كانت n اكبر فأن الوضوح يكون افضل.

المثال (6 – 5) :

محول D/A له (8) ادخالات رقمية، أحسب:
أ– الوضوح (ب– النسبة المئوية للوضوح. جـ– اذا كانت قيمة فولتية الاخراج القصوى هي 4.5V، ما الوضوح بالفولت؟

الحل:

أ– الوضوح $= \frac{1}{2^8} = \frac{1}{256} = 0{\cdot}0039$

ب– النسبة المئوية للوضوح $100 \times 0{\cdot}0039 = 0{\cdot}39\ \%$

جـ– الوضوح (بالفولت) $4{\cdot}5 \times 0{\cdot}0039 = 17{\cdot}55$ ملي فولت

المثال (6 – 6) : كم رقما ثنائيا نحتاج اليه في ادخال محول D/A كي نحصل على الوضوح 10mV عندما تكون فولتية الاخراج القصوى 9V؟

الحل :

$$\frac{1}{2^n} = \frac{10\,mV}{9V} = \frac{10 \times 10^{-3}}{9}$$

$$2^n = 900$$

عليه


$$n \simeq 10$$

على الرغم من ان 10 ارقام ثنائية يمكن ان تعطي وضوحا افضل 8.7mV ، غير ان اقل عدد من الارقام يعطي الوضوح المطلوب في المثال فلو استخدامنا n = 9 فهذا يعني ان الوضوح سوف يكون 17.5mV وهذا غير موافق لمطلوب هذا المثال حيث ان الوضوح المطلوب هو 10mV .

ملاحظة : n يجب ان تكون عدداً صحيحاً موجباً.

6 – 2 – 4 أمثلة عملية لمحولات D/A :

نتيجة للتطور الكبير في تصنيع الدوائر المتكاملة فقد اصبح بالامكان الحصول على محولات D/A جاهزة بشكل دائرة متكاملة ، كما هو موضح في الشكل (6 – 5) والذي يبين الدائرة المتكاملة MC1408L كمثال عملي لمحول D/A ذي (8) ارقام ثنائية للادخال . كذلك يبين الجدول (6 – 3) امثلة عملية لدوائر متكاملة تقوم بمهام تحويل الاشارات الرقمية الى تناظرية مع بعض المعلومات الاساسية عنها.




الشكل 6 – 5 الدائرة المتكاملة 8 – MC 1408L تعمل كمحول D/A

الجدول 6 – 3 امثلة عملية لدوائر متكاملة للتحويل الرقمي الى تناظري

الرمز	المنشأ	عدد الارقام الثنائية للادخال	زمن التحويل (السرعة)
Mc 1408	Motorola	8	300 ns
DAC 08	PMI	8	100 ns
DAC 03	PMI	10	250 ns
DAC 4212	Datel	12	1S
DAC 70	Burr Brown	16	7S

6 – 3 التحويل التناظري الى الرقمي A/D Conversion

تعد عملية تحويل الاشارة التناظرية الى اشارة رقمية A/D عملية معاكسة تماماً من حيث الهدف للتحويل D/A الا انها اعقد منها كثيرا حيث تمثل الاخيرة جزءاً من الاولى كما سيتوضح لنا في الفقرات القادمة. يوضح الشكل 6 – 6 المخطط الكتلي الاساس لمحول A/D علماً بانه توجد طرق متعددة لانجاز عملية التحويل A/D سوف يتم تناول المهمة منها بالتفصيل.




الشكل 6–6 مخطط كتلي لمحول A/D

6 – 3 – 1 محول A/D الآني Simultaneous :

تعتمد طريقة التحويل الآني للاشارة التناظرية الى اشارة رقمية على استعمال عدد من المقارنات (دوائر المقارنة)، ويبين الشكل (6 – 7) منظومة ذات ثلاث دوائر مقارنة، حيث يتم تسليط الاشارة التناظرية المراد تحويلها الى ارقام على احد طرفي الادخال في جميع المقارنات والطرف الثاني للمقارنات يربط بفولتيات المرجع، والقيم التي استعملت هنا هي (V/4) ,(V/2) و(3V/4) وبذلك تقبل هذه الدائرة ادخالا تناظريا بين الصفر و V فولت.

ان مبداء عمل المقارن بسيط ويتلخص فيما يأتي : اذا كانت اشارة الادخال التناظرية اكبر من فولتية المرجع للمقارن فان اخراجه سيكون عند منطق"1" اما اذا كان العكس (اي ان اشارة الادخال اقل من فولتية المرجع) فأن اخراج المقارن سيكون عند منطق"0" نستنتج من هذا ان هناك اربعة مستويات للفولتية يمكن كشفها بالمقارنات الثلاث في دائرة الشكل 6 – 7. ويمكن تمثيل الحالات الاربع بوساطة رقمين ثنائيين كما هو واضح في جدول الحقيقة 6 – 4 حيث نستطيع الحصول عليها باستعمال دائرة لحل الجفرات التي تسوقها المقارنات الثلاث، ويمكن خزن هذين الرقمين اللذين يكافئان فولتية الادخال التناظرية في سجل يتألف من نطاطين نوع SR.



الشكل 6 – 7 محول A/D آني ذو إخراج مكون من رقمين ثنائيين

الجدول (6 – 4) جدول الحقيقة لمحول A/D الآني المبين في الشكل (6 – 7)


جهد الادخال التناظري	اخراج المقارنات C_1	C_2	C_3	اخراج رقمي $Q_A^{(1s)}$	$Q_B^{(2s)}$
0 الى V / 4	0	0	0	0	0
V / 4 الى V / 2	1	0	0	1	0
V / 2 الى 3V / 4	1	1	0	0	1
3V / 4 الى V	1	1	1	1	1

ولزيادة فهم عمل محول A/D الآني ، لندرس المحول A/D ذاالاخراج المكوَّن من ثلاثة ارقام ثنائية المبين في الشكل (6-8) . يلاحظ هنا انه لتحويل اشارة الادخال التناظرية الى اشارة رقمية ذات 3 أرقام يجب استعمال 7 مقارنات وبذلك يمكن تقسيم الادخال الى 8 مستويات . وتذكر ان المحول ذا الرقمين احتاج الى 3 مقارنات للحصول على 4 مستويات . وبصورة عامة يمكن القول بأننا نحتاج الى (2^n-1) من المقارنات للحصول على اشارة رقمية ذات n من الارقام . وتحوي بعض المقارنات على دوائر اتمام في اخراجها حيث تستوجب الضرورة احيانا استعمال كل من الاخراج ومتممه في مصفوفة التجفير.

ويوضح الجدول (6-5) ضمنياً عمل مصفوفة التجفير وبسهولة ، حيث تقوم هذه المصفوفة بتسلم 8 مستويات للادخال قادمة من اخراجات المقارنات السبعة كما في الشكل (6-8) ، ثم تتولى عملية تجفيرها بثلاثة ارقام ثنائية (لوجود 8 حالات ممكنة) .

يلاحظ ان الرقم ذا المرتبة الاعلى Q_c هو أبسط ارقام الاخراج تعييناً ، حيث نرى هذا الرقم واحداً كلما كان $\overline{C_4}$ واحداً (أي أن $Qc = C_4$) . أما خط الاخراج Q_B فانه يكون واحداً عندما يكون C_2 و $\overline{C_4}$ واحداً ، أوعندما يكون C_6 واحداً . هنا بالامكان كتابة علاقة لـ Q_B كالمبينة في المعادلة (6-3) :

$$Q_B = C_2\,\overline{C_4} + C_6 \qquad ...(3-6)$$



الشكل (8-6) محول A/D الآني ذو إخراج مكون من ثلاثة أرقام ثنائية

الجدول (6-5) الجدول المنطقي لمحول A/D الآني ذي إخراج مكون من ثلاثة أرقام ثنائية المبين في الشكل (6-8).

إخراج رقمي			إخراج المقارنات							جهد الادخال التناظري
Q_C^{4S}	Q_B^{2S}	Q_A^{1S}	C_7	C_6	C_5	C_4	C_3	C_2	C_1	
0	0	0	0	0	0	0	0	0	0	0 الى V / 8
0	0	1	0	0	0	0	0	0	1	V / 8 الى V / 4
0	1	0	0	0	0	0	0	1	1	V / 4 الى 3V / 8
0	1	1	0	0	0	0	1	1	1	3V / 8 الى V / 2
1	0	0	0	0	0	1	1	1	1	V / 2 الى 5V / 8
1	0	1	0	0	1	1	1	1	1	5V / 8 الى 3V / 4
1	1	0	0	1	1	1	1	1	1	3V / 4 الى 7V / 8
1	1	1	1	1	1	1	1	1	1	7V / 8 الى V

وهكذا يمكن إيجاد المعادلة المنطقية للرقم الثنائي ذي المرتبة الاقل Q_A كما في المعادلة (6-4) :

$$Q_A = C_1 \overline{C_2} + C_3 \overline{C_4} + C_5 \overline{C_6} + C_7 \quad ...(4-6)$$

أما نقل المعلومات من مصفوفة التجفير إلى سجل الخزن فيتم بخطوتين :
الاولى ، يجب ظهور نبضة تصفير موجبة على خط التصفير وذلك لوضع النطاطات جميعها في حالة الصفر. الثانية ، تقوم نبضة قراءة بفتح بوابات القراءة وبذلك تنقل المعلومات الى النطاطات.

إن تصميم محولات A/D الآنية يمكن أن تتم بكل سهولة وذلك لبساطة فهمها. إلا أن عدد المقارنات التي نحتاج إليها تزداد بصورة كبيرة كلما زاد عدد الارقام الثنائية المطلوبة (وهي 2^n-1 حيث n يمثل عدد الارقام الثنائية للاخراج الرقمي المطلوب) ولذلك يصبح العدد الكبير للمقارنات وتجفيرها (بوساطة مصفوفة التجفير والتي تدعى أحياناً محلل الجفرات) عقبة أمام التصميم. وعلى الرغم من ميزة المحولات الآنية وهي سرعتها كما يدل

على ذلك إسمها ، توجد هناك طرق أفضل للتحويل من التظيري الى الرقمي (والذي يسمى بعض الاحيان الترقيم) خصوصاً إذا مازادت الارقام الثنائية المطلوبة عن 3 أو 4 .


2-3-6 محول A/D- طريقة العداد Counter Method

يتألف هذا النوع من محولات A/D كما هو مبين في الشكل (6-9) من مقارن واحد ، وبوابة (و) AND ، وعداد ثنائي ، ومحول D/A .

يؤدي المقارن هنا دوراً رئيسياً في إنجاز عملية التحويل ، حيث يكون أحد طرفي الادخال له هو جهد الادخال التناظري المراد تحويله الى إشارة رقمية بينما يتسلم الطرف الثاني للادخال فولتية مرجع متغيرة (وليست ثابتة كما في النوع الآني) قادمة من إخراج المحول D/A والذي بدوره يتسلم إشارة الدخول من عداد ثنائي بسيط مسيطر على عمله بوساطة بوابة (و) AND . وهنا لابد من الاشارة الى نقطتين : الاولى ، وجود مقارن واحد فقط حيث تكتمل عملية التحويل عندما يتساوى الجهد عند طرفيه . والثانية ، إستخدام محول D/A مع بعض الدوائر البسيطة للحصول على محول A/D .

يمكن توضيح طريقة عمل محول A/D ذي العداد والمبين في الشكل (6-9) بما يأتي : أولاً ، يكون العداد مصفراً ثم عند ظهور إشارة التحويل على خط البداية وتكون بوابة (و) فعالة (حيث تكون إشارة X والتي تمثل إخراج المقارن عند المنطق "I" حتماً عند البدء بعملية التحويل) فتسمح بمرور نبضات التوقيت (القادمة من المؤقت) إلى العداد فيبدأ العداد بالعد الثنائي الاعتيادي فتتولد بذلك الموجة في إخراج المحول D/A ، وهذه الموجة تسلط على أحد إدخالي دائرة المقارن حيث تعمل بشكل فولتية مرجع ، أما طرف الادخال الآخر للمقارن فتسلط عليه الاشارة التناظرية المراد ترقيمها (أي تحويلها إلى إشارة رقمية) . وعندما تتساوى فولتية المرجع مع فولتية الادخال التناظرية (أو تزيد عنها) فإن إشارة إخراج المقارن (X) ستكون عند منطق "O" مما يسبب غلق بوابة (و) AND (جعلها في حالة غير فعالة) ويقف العداد وبهذا تنتهي عملية التحويل حيث أن العدد الذي توقف عنده العداد يمثل الاخراج الرقمي الذي يكافىء جهد الادخال التناظري .

يمكن اعتبار هذه الدائرة بأكملها منظومة سيطرة ذات الدائرة المغلقة ، حيث ان اشارة الفرق (X) تتولد في اخراج المقارن وذلك بموازنة فولتية الادخال التناظرية مع اشارة التغذية العكسية (موجة المرجع المدرّجةثنائياً) . وتقوم اشارة الفرق بفتح البوابة التي تسمح



الشكل (9-6) محول تناظري / رقمي (A/D) نوع العداد

بمرور نبضات التوقيت ، فيتقدم العداد بعده بالاتجاه الذي يعمل على تقليل اشارة الفرق وذلك بزيادة اشارة التغذية العكسية الرقمية . وعندما يقل الفرق الى الصفر تكون فولتية التغذية العكسية (اخراج العداد) عندئذٍ مساوية لاشارة الادخال التناظرية . عند ذلك تقوم البوابة بحجب نبضات التوقيت فتستقر المنظومة على تلك الحالة .

يمتاز محول A/D ذو طريقة العداد بالدقة العالية موازنة بالنوع الآني ، الا انه يستغرق وقتاً اطول في انجاز عملية التحويل حيث أن العداد يبدأ بالصفر ثم يعد بالتسلسل الثنائي المألوف وقد يحتاج (اعتماداً على جهد الادخال التناظري) الى 2^n (حيث n هي عدد الارقام الثنائية) من النبضات وذلك قبل أن تكتمل عملية التحويل . اما معدل زمن التحويل فهو $2^n/2$ أو 2^{n-1} عداً . ان تردد نبضة الوقت هو الذي يتحكم في زمن التحويل كما يتضح من العلاقة الآتية :

$$\text{أعظم زمن للتحويل} = 2^n \times \frac{1}{f}$$

(حيث f هي تردد نبضة التوقيت بالهرتز)

أما معدل زمن التحويل فهو الزمن المستغرق لاكمال نصف العد الكلي أي نصف أعظم زمن للتحويل .

مثال (6-7)

اذا كان محول A/D نوع العداد المبين في الشكل (6-9) ذا (4) أرقام ثنائية وتردد نبضة التوقيت (200 KHZ) ، المطلوب ايجاد :

أ– أقصى زمن للتحويل ، ب– معدل زمن التحويل ، ج– معدل سرعة التحويل القصوى .

الحل

أ–

$$\text{أقصى زمن للتحويل} = 2^4 \times \frac{1}{200 \times 10^3} = 80\ \mu s$$

هذا يعني ان المحول ذي الأربعة أرقام ثنائية 2^4 (أي 16) حالة عد ، وعندما يكون التردد (200 KHZ) فان العداد يتقدم عداً واحداً كل $5 \mu s$

ب– ان معدل زمن التحويل يساوي نصف زمن التحويل الاعظم وفي هذه الحالة :

$$\frac{80}{2} = 40 \mu s$$

جـ – ان معدل سرعة التحويل القصوى (يحدده زمن التحويل الاقصى) يمثل عدد التحويلات بالثانية الواحدة وهو :

$$\frac{1}{80 \times 10^{-6}} = 12500$$

المثال (6-8)

في المثال السابق اذا كان جهد الادخال التناظري يتراوح بين صفر و 3 فولت ، فأكتب جدول الحقيقة موضحاً عليه زمن التحويل لكل حالة.

الحل


بما أن أكبر قيمة لفولتية الادخال التناظرية هي 3 فولت وعدد الارقام الثنائية للاخراج الرقمي هي 4 فهذا يعني أن تغيراً في فولتية الادخال قدره $\frac{3}{(2^4 - 1)} = 0.2V$ يسبب


تغيرا في عد العداد بمقدار 1 ويحتاج الى زمن قدره $5 \mu s$ ، ويوضح الجدول (6-6) مطلوب هذا المثال.

الجدول (6–6) جدول الحقيقة للمثال (6–8)

جهد الادخال التناظري (V)	الاخراج الرقمي A^{1S}	B^{2S}	C^{4S}	D^{8S}	زمن التحويل (μS)
0·0	0	0	0	0	5
0·2	1	0	0	0	10
0·4	0	1	0	0	15
0·6	1	1	0	0	20
0·8	0	0	1	0	25
1·0	1	0	1	0	30
1·2	0	1	1	0	35
1·4	1	1	1	0	40
1·6	0	0	0	1	45
1·8	1	0	0	1	50
2·0	0	1	0	1	55
2·2	1	1	0	1	60
2·4	0	0	1	1	65
2·6	1	0	1	1	70
2·8	0	1	1	1	75
3·0	1	1	1	1	80

يبين الشكل (6-10) عمل محول A/D ذي العداد حيث مخطط التوقيت ، وترقيم أخراج الفولتية ثم اعادة بناء اشارة من معلومات رقمية.





الشكل (6-10) عمل محوّل A/D ذي العداد

أ- مخطط التوقيت ب- ترقيم إخراج فولتية

ج- إعادة بناء إشارة من معلومات رقمية

3-3-6 محول A/D ذو النوع المستمر A/D Converter Continuous Type

يعتمد هذا النوع من محولات A/D على فكرة حذف عملية تصفير لدى كل تحويل (الموجودة في طريقة العداد). أي أن العداد لن يبدأ في العد في كل مرة من الصفر وانما يعد من حيث انتهى لدى آخر عملية تحويل، وبهذا تزداد سرعة التحويل الجارية على الاشارة التناظرية.


سوف تحتاج هذه الطريقة بالطبع الى بعض الدوائر المنطقية (فضلا عن عداد تصاعدي/ تنازلي) حيث يجب معرفة فيما لو أن العد الضروري هو تصاعدي أم تنازلي وذلك بفحص اخراج المقارن. ويبين الشكل (6-11) محول A/D ذا النوع المستمر ويتضح بأن دائرته تشبه دائرة المحول ذي العداد باستثناء نوع العداد ودائرة السيطرة عليه (للعد التصاعدي أو التنازلي).

في هذه الدائرة يمتلك المقارن طرفين للاخراج وليس طرفاً واحداً كما في محول A/D ذي العداد فعندما تزيد فولتية الادخال التناظرية عن فولتية اخراج المحول D/A يكون طرف اخراج المقارن UP (الأعلى) واحداً. وعندما تقل فولتية الادخال عن فولتية D/A فان طرف الاخراج down (الأسفل) يكون واحداً.

فاذا كان طرف اخراج المقارن الاعلى واحداً تكون البوابة A_1 فعالة ومع أول حالة صعود (من منطق "0" الى منطق "1") في نبضة التوقيت يصبح النطاط 1 في حالة المنطق "1". واذا افترضنا الآن ان النطاط 2 هو في حالة الصفر فان البوابة A_3 تفتح الطريق امام العد التصاعدي وبذلك يتقدم العداد عداً واحداً وذلك لان اخراج هزاز الاطلاقة الواحدة (O.S) يصفر كلا النطاطين عند هبوط نبضة التوقيت. ويمكن اعتبار هذه دورة تحويل تصاعدية واحدة.

لاحظ ان بوابة A_3 قد ربط طرفا ادخالها بالطرفين $\overline{down}$, up وكذلك ربط طرفا ادخال البوابة A_4 بالطرفين $\overline{up}$، down وهذا الترتيب يمثل بوابة أوالحصرية (XoR). وهذا الربط يضمن اجتناب الخطأ من وقوع كلا الخطين اللذين يمرران النبضات التصاعدية والتنازلية في حالة المنطق "1" في نفس الوقت. وطالما كان الخط (الأعلى) لاخراج المقارن واحداً فان المحول يستمر في عملية التحويل بدورته التصاعدية. وعندما تزيد فولتية اخراج D/A المدرّجة عن فولتية الادخال التناظرية فان الخط (الأعلى) يصبح صفراً بينما يصبح الخط (الأسفل) واحداً وبعد ذلك يمر المحول بدورة تحويل تنازلية. وفي هذه


– آ –



– ب –

الشكل (6-11) محوّل A/D نوع مستمر– أ– المخطط المنطقي– ب– مخطط التوقيت


النقطة تكون فولتية اخراج D/A أقل برقم LSB ذات مرتبة ادنى وحدا عن الفولتية التناظرية الداخلة ولذلك يتذبذب المحول حول هذه النقطة . وهذه الحالة غير مقبولة حيث نريد للمحول التوقف عند القيمة النهائية للتحويل وليس التذبذب حولها . والطريقة للتخلص من هذه الحالة هي بضبط المقارن بحيث ان اخراجيه لايتبدلان في وقت واحد . وذلك بحيث ان الاخراج (الأعلى) لايكون واحداً مالم تقل فولتية اخراج D/A عن الفولتية التناظرية بمقدار (1/2 LSB) . والشكل (6-12) يبين نموذجا للتحويل بمثل هذا المحول . ويلاحظ ان المحول يستطيع تتبع فولتية ادخال سريعة التغير.



الشكل (6-12) تحويل تناظري/ رقمي مستمر


4-3-6 محول A/D نوع التقريب المتعاقب Successive approximation :

يوضح الشكل (6-13) هذا المحول حيث يقوم المحول بتقسيم مجالات الفولتية كما هو موضح في الشكل (6-14). في البداية يصفر العداد ثم يجعل رقم المرتبة الاعلى MSB في حالة "1" ، ثم يترك هذا الرقم أو يبدل الى "0" (بتصفير نطاطه) حسب مايحدده اخراج المقارن. ثم يوضح الرقم التالي لرقم MSB في حالة "1" وتجري عملية المقارنة مرة اخرى وبذلك بابقائه في منطق "1" أو تصفيره.



الشكل (6-13) محول التقريب المتعاقب

وهكذا تكرر هذه العملية حتى نصل الى الرقم الثنائي ذي المرتبة الادنى LSB عند ذلك يكون اخراج العداد هو المكافيء الرقمي للادخال التناظري. وبما أن عملية التحويل تجرى على نطاط واحد في آنٍ واحد لذلك يستخدم عداد حلقي ليقوم باختيار النطاطات.



الشكل (6—14) دورات تحويل التقريب المتعاقب لحالة n—4

ان طريقة التقريب المتعاقب هي عملية تقريب الفولتية التناظرية بتجربة رقم ثنائي واحد في كل مرة وابتداءا من الرقم MSB ، ويوضح الشكل (6—14) هذه العملية. يلاحظ ان كل عملية تحويل تستغرق وقتا واحدا وتحتاج الى دورة واحدة لكل رقم ثنائي ، وهكذا يكون الوقت الكلي للتحويل مساويا لعدد الارقام الثنائية n مضروبا في الوقت المستغرق لدورة تحويل واحدة. والدورة الواحدة تحتاج عادة الى دورة (فترة) واحدة من نبضات التوقيت.

المثال (6—9)

احسب زمن التحويل لمحول A/D نوع التقريب المتعاقب ذي (8) أرقام ثنائية يستخدم نبضات توقيت ترددها (1.2MHZ).

الحل :


$$\text{فترة نبضات التوقيت} = \frac{1}{1.2 \times 10^{-6}} = 0.833 \text{ مايكرو ثانية}$$

لذلك زمن التحويل = 0.833 × 8 = 6.664 مايكرو ثانية

6—3—5 انواع محولات A/D :

من ضمن ماقدمته تقنيات الدوائر المتكاملة من تسهيلات لمختلف التطبيقات الالكترونية ، كانت حصة محولات A/D كبيرة . يبين الشكل (6—15) الدائرة المتكاملة (ZN 44 8E) التي تستخدم بشكل محول A/D ذي (8) ارقام ثنائية للاخراج .

ويوضح الجدول (6—7) بعض المعلومات عن دوائر متكاملة تستخدم عمليا بشكل محولات A/D ، ويعد ارتفاع ثمن هذه الدوائر صعوبة تواجه مستخدميها .



الشكل (6—15) الدائرة المتكاملة Zn448E تعمل كمحول A/D

الجدول (6–7) أنواع للدوائر متكاملة لتحويل A/D

الرمز	المنشأ	عدد الأرقام الثنائية للاخراج	زمن التحويل (السرعة)
ZN 448 E	RS	8	10 μS
AD 02	PMI	8	8 ms
AD 7570	Analog Devices	10	18 ms
ADC EK 128	Datel	12	24 ms
Ad 7550	Analog Devices	13	40 ms
Adc 0816	National	8	114 ms

6–3–6 الفولتميتر الرقمي Digital Voltmeter :

أحد التطبيقات المهمة لمحولات A/D هي الفولتميتر الرقمي كما هو مبين في الشكل (6–16). والذي يتألف من مقارن تناظري للفولتية ، وبوابة (و) AND ، وعداد ثنائي ، ومحلل الجفرات ، وعارضة القطع السبع ، ومحول D/A.

فعلى سبيل المثال ، لو فرضنا ان فولتية ادخال تناظرية (Vin) مقدارها (7 V) مراد قياسها باستخدام دائرة الفولتميتر الرقمي المبينة في الشكل (6–16).

في البداية يتم تصفير (مسح) العداد (أي يكون اخراجه 0000) . يقوم المقارن التناظري للفولتية بمقارنة اشارتي الادخال له y_1،y_2 وبما أن y_1 اكبر من y_2 (حيث y_2 = oV، y_1 = 7V) فان اخراج المقارن (X) سيكون عند منطق "1" والذي بدوره يجعل بوابة (و) AND في حالة فعالة مما يسبب مرور نبضة واحدة قادمة من الموقت من خلال البوابة الى العداد الذي يتحول اخراجه من 0000 الى 0001 . بعد ذلك تصل الاشارة الثنائية الأخيرة الى محلل الجفرات والذي يقوم بجعل الخطين b و c في حالة فعالة مما ينتج اضاءة القطعتين b و c في عارضة القطع السبع . وفي نفس الوقت تصل الاشارة (0001) الى

الشكل (6–16) مخطط لدائرة فولتيميتر رقمي

المحول D/A في الدائرة واعتمادا على قيمة الادخال هذه سوف تكون اشارة اخراجه التناظرية Vout تساوي (IV−) والتي ترجع كفولتية تغذية عكسية (Y_2) الى المقارن.

ان هذه العملية سوف تعيد نفسها عدة مرات (في هذه الحالة ثماني مرات) حتى يصل المقارن الى حالة التوازن ($y_2 = y_1$)، عندها تكون اشارة اخراج المقارن عند منطق "0" وهكذا تصبح بوابة (و) AND غير فعالة ولا تسمح بمرور أي نبضات اضافية الى العداد، هذا يعني ان الاخير سوف يحتفظ باشارة اخراجه التي سبقت حالة التوازن مباشرة (في هذه الحالة 0111) حيث تكون الخطوط c,b,a في حالة فعالة مما يسبب اضاءة القطع c,b,a والتي تعني ظهور الرقم 7 في عارضة القطع السبعة وهي نفس قيمة فولتية الادخال التناظرية Vin المراد قياسها. ويستمر بقاء الرقم 7 في العارضة مادامت Vin باقية لاتغيير فيها.

أسئلة

6 – 1 اذا كانت Vin = 5V في محلول D/A ذي (5) أرقام ثنائية . المطلوب :

أ– فولتية الاخراج الناتجة من حالة الادخال الرقمي 10011 .

ب – كتابة جدول الحقيقة .

6 – 2 محول D/A ذو (4) أرقام ثنائية ينتج فولتية اخراج مقدارها 4.5 V عندما يكون الادخال الرقمي 1001 . كم هي فولتية الاخراج لحالة الادخال 0011؟

6 – 3 فولتية الاخراج القصوى تساوي 5.6V في محول D/A له (9) ارقام ثنائية . احسب :

1– الوضوح ، 2– النسبة المئوية للوضوح 3– الوضوح بالفولت .

6 – 4 كم هي عدد الارقام الثنائية في ادخال محول D/A له وضوح (10mV) عندما تكون فولتية الاخراج القصوى 5V؟

6 – 5 اذا كان محول A/D نوع العداد المبين في الشكل (6 – 9) ذا (5) أرقام ثنائية وتردد نبضة التوقيت له (300 KHZ) . أوجد :

أ– أقصى زمن للتحويل ، ب– معدل زمن التحويل ، جـ– معدل سرعة التحويل القصوى .

6 – 6 في السؤال السابق اذا كان جهد الادخال التناظري يتراوح بين صفر و (4.5) فولت ، فأكتب جدول الحقيقة لهذا المحول موضحا عليه زمن التحويل لكل حالة .

6 – 7 أوجد تردد نبضة التوقيت الذي يجب استعماله في محول A/D نوع العداد كي يستطيع اجراء مالايقل عن 7000 تحويل في الثانية الواحدة ، علما بان عدد الارقام الثنائية للمحول تساوي (10) .

6 – 8 محول A/D نوع التقريب المتعاقب له (9) أرقام ثنائية يستخدم نبضات توقيت ترددها (2MHZ) . أحسب زمن التحويل لهذا المحول .

الفصل السابع ○

الدوائر التراكبية المنطقية المتكاملة

Combinational Logic Integrated Circuits

7 – 1 المقدمة Introduction

تصنف دوائر الالكترونيات الرقمية الى نوعين اساسيين هما :

1– الدوائر التعاقبية **Squential circuits** : وهي الدوائر التي لاتعتمد اخراجاتها على الادخالات فقط وانما تعتمد كذلك على حالة الاخراج عند وضع الاشارات على المدخل وتحتاج كذلك الى نبضات توقيت كما في العدادات الرقمية .

2– الدوائر التراكبية **Combinational Circuits** : وهي الدوائر التي تعتمد اخراجاتها على الادخالات فقط ولاتحتاج الى نبضات توقيت . يمكن بناء الدوائر التراكبية من البوابات المنطقية الاساسية بالاعتماد على الجبر البوليني وطرق الاختزال المختلفة . تحتاج بعض المنظومات الرقمية الى العشرات من هذه البوابات لتنفيذ دوال معينة خاصة في مجال التكامل المتوسط المدى مما يعني صعوبة في التصميم ويكون استهلاك القدرة كبيراً اذا احتاجت المنظومة الرقمية الى تنفيذ عشرات او مئات الدوال .

اتجه المصممون نحو تصنيع دوائر تراكبية متكاملة تقوم بتنفيذ دوال معينة ويمكن استخدامها مباشرة بعد تعرف جداول الحقيقة لها . سنتطرق في هذا الفصل الى شرح بعض الدوائر التراكبية المتكاملة ضمن التكامل المتوسط المدى وطرق استخدامها وهذه الدوائر هي :

1 . المعدد او المضاعف الرقمي Digital Multiplexer .

2 . كاشف المعدد او موزع البيانات Demultiplexer or Data Distributer .

3 . فاحص / مولد التكافؤ Parity Checker/ Generator .

4 . تحويل التجفير code converton .

5 . وحدة الحساب والمنطق Arithmatic Logic Unit (ALU) .


7 – 2 التكامل الصغير والمتوسط والكبير المدى
Small, Meddium and Large Scale Integration :

نتيجة للتقدم الكبير في تقنية صناعة الدوائر المتكاملة فقد تم تصنيع انواع هائلة من الدوائر المتكاملة الرقمية. صنفت الدوائر المتكاملة الرقمية الى احجام تكاملات ثلاثة واعتمد في هذا التصنيف على عاملين اولها درجة تعقد التقنية المستعملة في صناعة الدوائر المتكاملة وثانيها حجم الرقاقة التي تبنى فيها الدائرة المتكاملة. ونتيجة للعاملين المذكورين فقد تحدد التكامل على اساس عدد البوابات المنطقية في كل دائرة متكاملة.
أما انواع التكامل فهي :

1 – التكامل الصغير المدى : Small Scale Integration – SSI.
ويكون عدد البوابات المنطقية في الدائرة المتكاملة في هذا النوع اقل من 12 بوابة.
2 – التكامل المتوسط المدى : Medium Scale Integration – MSI
ويكون عدد البوابات المنطقية في الدائرة المتكاملة المصنعة بين 12 بوابة الى 100 بوابة منطقية.
3 – التكامل الكبير المدى Large Scale Integration LSI
ويكون عدد البوابات المنطقية في الدائرة المتكاملة المصنعة في هذا النوع اكثر من 100 بوابة منطقية.

7 – 3 المعددات الرقمية Digital Multiplexers :

المعدد او المضاعف الرقمي هو دائرة منطقية تتقبل البيانات من عدة ادخالات وتسمح بمرور احداها فقط لكل مرة الى الاخراج. ويسمى المعدد ايضاً بمختار البيانات Data Selector اي يقوم باختيار احد الادخالات لارسال بياناته الى الاخراج. تتم السيطرة على عملية اختيار الادخال الذي يتم السماح لبياناته بالمرور الى الاخراج بوساطة مداخل الاختيار Select Inputs يمكن ان ينسب تجفير مداخل الاختيار الى عناوين ادخال البيانات ، يبين الشكل 7 – 1 المخطط الكتلي وميكانيكية عمل المعدد.



الشكل (7-1) المخطط الكتلي للمعدد الرقمي

من الشكل (7-1) يمكن ملاحظة ان المعدد يعمل بشكل مفتاح متعدد المواضع ومسيطر عليه رقمياً حيث ان الجفرات الرقمية تعطي الى مداخل الاختيار التي تقوم بالسيطرة واختيار أي من مداخل البيانات يتم ربطه الى الاخراج اي ان المعدد يقوم باختيار ادخال واحد من (N) من الادخالات ويتم ارسال بياناته الى الاخراج وتدعى هذه العملية بالتعددية Multiplexing.

7-3-1 معدد ثنائي الادخال 2- Input Multiplexer :

يمثل الشكل (7-2) الدائرة المنطقية لمعدد ثنائي الادخال.

من الشكل (7-2) يمثل (I_0) و (I_1) ادخالي البيانات و (S) ادخال الاختيار. المنطق الذي يكون عليه ادخال الاختيار (S) هو الذي يحدد أياً من بوابتي (و) تسمح بمرور البيانات عبرها فعندما تكون (S = 0) فأن البوابة (2) لاتسمح بينماالبوابة"1" تسمح بمرور البيانات عبرها الى بوابة (أو) ثم الى الاخراج (Z). وعندما (S = 1) فان البوابة (2) لاتسمح البوابة (1) تسمح بمرور البيانات عبرها الى بوابة (أو) ثم الى الاخراج (Z).


يمثل الجدول (7-1) جدول الحقيقة للمعدد الثنائي الادخال. التعبير بالجبر البوليني لمعدد ثنائي الادخال يمكن توضيحه بالمعادلة (7-1) :

$$Z = I_0 \bar{S} + I_1 S \qquad ...(1-7)$$

$$Z = I_0 1 + I_1 0 = I_0$$ عندما $(S=0)$

$$Z = I_0 0 + I_1 1 = I_1$$ وعندما $(S=1)$

يمكن ان يكون (I_0) و (I_1) منطق ثابت او اشارة منطقية متغيرة مع الزمن .




الشكل (١-٧) الدائرة المنطقية لمعدد ثنائي الأدخال

جدول (7 — 1) جدول الحقيقة

S	الاخراج
0	$Z = I_0$
1	$Z = I_1$

المثال (7-1)

بين كيف يمكن استعمال المعددات المربوطة في الشكل (7-3) لاخذ عددين كل واحد منها مكون من ثلاثة ارقام ثنائية (3-Bit) وارسال احدهما الى الاخراج بالاعتماد على منطق طرف الاختيار.




الشكل (3-7) دائرة المثال (1-7)

الحل

يمثل الشكل (3-7) ثلاث معددات ثنائية الادخال مربوطة لارسال عددين كل عدد منها مكون من ثلاثة ارقام ثنائية هي $((X_2,X_1,X_0)$ و (Y_2,Y_1,Y_0) الى الاخراج (Z_2,Z_1,Z_0) ، في كل مرة بالتناوب. اطراف ادخال الاختيار (S) للمعدات مربوطة بعضها مع البعض ليكون لها اختيار عام واحد. عندما $(S=1)$ فان بيانات الادخال (X) لكل معدد تنتقل الى الاخراج (Z)بصورة مستقلة وعندما $(S=0)$ فان بيانات الادخال (Y) تنتقل الى الاخراج (Z).

7-3-2 اربع معددات ثنائية الادخال – الدائرة المتكاملة (74157)
:Quad. Two - Input Multiplexer - IC (74157)

الدائرة المتكاملة (74157) هي دائرة معدد مفيدة جداً في التطبيقات المختلفة تحتوي الدائرة المتكاملة (74157) على اربع معددات ثنائية الادخال ، كل واحد منها يشبه المعدد الموضح في الشكل (7-2) للمعدد طرف تمكين strob-G وطرف اختيار واحد Select - S والمخطط الكتلي والتركيب الداخلي للمعدد مبين في الشكل (7-4) وجدول الحقيقة مبين في الجدول (7-2) .



الشكل (7 – 4) الدائرة المتكاملة (74157)

أ– المخطط الكتلي ب– التركيب الداخلي

الجدول (7 — 2) للدائرة المتكاملة 74157

4y	3y	2y	1y	S Select	G Strobe
0	0	0	0	X	1
4A	3A	2A	1A	0	0
4B	3B	2B	1B	1	0

من الشكل (7-4ب) ولاجل ان يعمل فان طرف التمكن STROBE يجب ان يكون عند منطق (0) اي عندما (G=0) فان المعدد يعمل وعندما (G=1) فان المعدد لايعمل.
طرف الاختيار (S) يكون مسؤولا عن اي من الكلمتين تظهر على الاخراج :
عندما (S=0) فان

$$4Y = 4A \ , \ 3Y = 3A \ , \ 2Y = 2A \ , \ 1Y = 1A$$

وعندما (S=1) فان

$$4Y = 4B \ , \ 3Y = 3B \ , \ 2Y = 2B \ , \ 1Y = 1B$$


يستعمل المعدد لنقل كلمتين كل منها مكونة من اربعة ارقام ثنائية.

7-3-3 المعددات رباعية الادخال 4-Input Multiplexer

ان فكرة المعددات رباعية الادخال هي نفس فكرة المعددات ثنائية الادخال. يبين الشكل (7-5) معددا رباعي الادخال والجدول (7-3) جدولالحقيقة للمعدد. في هذا المعدد تكون هناك اربعة ادخالات ويتم اختيار بيانات احد الادخالات لارسالها الى الاخراج بناءً على حالة طرفي الاختيار (S1S0) حيث يكون هناك طرفان للاختيار بدلاً من طرف واحد كما في حالة المعدد ثنائي الادخال.

يعتمد الادخال الذي يتم اختياره لارسال بياناته الى الاخراج على حالة طرفي الاختيار حيث ان بيانات الادخال (I_0) تعتمد على حالة طرفي الادخال ($\bar{S}_1 \bar{S}_0$) حيث يتم ارسال

هذه البيانات فقط عندما تكون $(S_1=0, So=0)$. يبين جدول الحقيقة (جدول (7-3)) عمل المعدد رباعي الادخال.




الشكل (7 – 5) دائرة معدد رباعي الادخال

جدول (7 – 3) جدول الحقيقة

الاخراج	طرفا الاختيار	
	S_1	S_0
$Z = I_0$	0	0
$Z = I_1$	0	1
$Z = I_2$	1	0
$Z = I_3$	1	1

توجد ضمن الدوائر المتكاملة من عائلة منطق الترانزستور- الترانزستور معددات متعددة منها الدائرة المتكاملة (74153) والتي تمثل معددين رباعيي الادخال . يبين الشكل (7 - 6) المخطط الكتلي والتركيب الداخلي للدائرة المتكاملة (74153).

يبين الجدول (7 - 4) عمل الدائرة المتكاملة يظهر في الشكل (7 - 6) ان طرفي الاختيار للمعددين مشتركان اما طرفا التمكين STROBE فمنفصلان اي يمكن استخدام احدهما فقط او الاثنين معاً.



الشكل (7 - 6) الدائرة المتكاملة (74153)

أ- المخطط الكتلي ب- التركيب الداخلي

الجدول (7 - 4) جدول الحقيقة للدائرة المتكاملة (74153)


اطراف الاختيار		طرق التمكين	الاخراج	
A	B	G	1y	2y
X	X	1	0	0
0	0	0	$1C_0$	$2C_0$
1	0	0	$1C_1$	$2C_1$
0	1	0	$1C_2$	$2C_2$
1	1	0	$1C_3$	$2C_3$

عموما تستخدم الدائرة المتكاملة (74153) لارسال بيانات كلمتين كل واحدة منها ذات اربعة ارقام ثنائية .

7 – 3 – 4 المعددات ثمانية الادخال 8 — Input Multiplexers

تكون في المعددات ثمانية الادخال ثمانية اطراف للادخالات وثلاثة اطراف للاختيار وطرف للاخراج . الدائرة المتكاملة (74151) هي دائرة معدد ثمانية الادخالات . يمثل الشكل (7 – 7) المخطط الكتلي والتركيب الداخلي للمعدد ثماني الادخال للدائرة المتكاملة (74151) .

للمعدد ثماني الادخال (74151) طرف تمكين (STROBE) . عندما يكون طرف التمكين (S) عند منطق (1) فأن المعدد لايعمل ويكون اخراجه عند المنطق (O) بغض النظر عن حالة ادخال الاختيار وعندما يكون ($\bar{S}$) عند المنطق (O) فأن المعدد يعمل . يجهز هذا المعدد الاخراج بحالتين هما متعاكستين (Y=W) أي يقوم باخراج بيانات الادخال التي تم اختيارها ومقلوب نفس الادخال في نفس الوقت . عندما تكون ($\bar{S} = 0$) فأن حالة ادخال الاختيار (ABC) تقوم باختيار احد الادخالات الثمانية ($D_7 - Do$) للسماح بمرور بياناته الى الاخراج . يمكن اختصار عمل المعدد (74151) بجدول الحقيقة المبين في الجدول (7 – 5) .



الشكل (7 – 7) معدد ثماني الأدخال الدائرة المتكاملة 74151
أ – المخطط الكتلي ب – التركيب الداخلي

الجدول (7—5) جدول الحقيقة لمعدد ذو ثمانية ادخالات

اطراف الاختيار			طرف التمكين	الاخراج	
A	B	C	Strobe	Y	W
X	X	X	1	0	1
0	0	0	0	D_0	D_0
1	0	0	0	D_1	D_1
0	1	0	0	D_2	D_2
1	1	0	0	D_3	D_3
0	0	1	0	D_4	D_4
1	0	1	0	D_5	D_5
0	1	1	0	D_6	D_6
1	1	1	0	D_7	D_7


المثال (7—2)

باستخدام دائرتين متكاملتين من نوع (74151) كوِّن معدداً ذا ستة عشر ادخالاً.

الحل

ربط الدائرة المطلوبة مبين في الشكل (7—8).


يمثل الشكل (7—8) معدداً ذا ستة عشر ادخالاً للبيانات. تربط ثمانية ادخالات لكل معدد واخراج المعددين مربوطان الى بوابة (أو) المنطقية للسماح لاحد طرفي الاخراج (Y_1) أو (Y_2) باخراج بياناته الى الاخراج (Y) تسمح اطراف الاختيار الاربعة (ABCS) باخراج بيانات احد الادخالات الستة عشر الى الاخراج (Y). يحدد طرف الاختيار (S) اياً من المعددين يكون فعالاً فعندما (S = 0) فأن المعدد (1) يكون فعالا والاطراف (ABC) تحدد اياً من الادخالات الثمانية للمعدد (1) تظهر بياناته في الاخراج (Y). وعندما يكون (S = 1) فأن المعدد (2) يكون فعالا واطراف الاختيار (ABC) تحدد اياً من إدخالات المعدد (2) تظهر بياناته على الاخراج (Y).



الشكل (7—8) معدد ذو ستة عشر إدخالاً

7—3—5 المعدد ذو الستة عشر ادخالاً— الدائرة المتكاملة (74150)

توجد ضمن عائلة منطق الترانزستور— الترانزستور (TTL) دائرة متكاملة تكون معدداً ذا ستة عشر ادخالاً هي الدائرة المتكاملة (74150) . وعمل المعدد (74150) يشبه عمل المعدد في المثال السابق. المخطط الكتلي والتركيب الداخلي مبين في الشكل (7—9) وجدول الحقيقة الذي يبين عمل المعدد في الجدول (7—6) يكون اخراج المعدد (74150) هو معكوس بيانات الادخال الذي تم اختيارهُ.



الشكل (7 – 9) معدد ذو (16 إدخال)

أ– المخطط الكتلي ب– التركيب الداخلي

الجدول (7 – 6) جدول الحقيقة للدائرة المتكاملة (74150)

الاخراج	التمكين	الاختيار		ادخالات	
W	S	D	B	C	A
1	1	X	X	X	X
$\overline{E_0}$	0	0	0	0	0
$\overline{E_1}$	0	0	0	0	1
$\overline{E_2}$	0	0	0	1	0
$\overline{E_3}$	0	0	0	1	1
$\overline{E_4}$	0	0	1	0	0
$\overline{E_5}$	0	0	1	0	1
$\overline{E_6}$	0	0	1	1	0
$\overline{E_7}$	0	0	1	1	1
$\overline{E_8}$	0	1	0	0	0
$\overline{E_9}$	0	1	0	0	1
$\overline{E_{10}}$	0	1	0	1	0
$\overline{E_{11}}$	0	1	0	1	1
$\overline{E_{12}}$	0	1	1	0	0
$\overline{E_{13}}$	0	1	1	0	1
$\overline{E_{14}}$	0	1	1	1	0
$\overline{E_{15}}$	0	1	1	1	1


الأمثلة الآتية توضح بعض استخدامات المعدد

المثال (3-7)

كوِّن محول التوازي التوالي لنقل البيانات باستخدام المعدد.

الحل

تعالج معظم المنظومات الرقمية البيانات الثنائية بالشكل المتوازي (جميع الارقام بنفس الوقت) لان المعالجة تكون سريعة ، وعندما يراد ارسال هذه البيانات عبر مسافات كبيرة فأن صيغة التوازي أو شكله غير مرغوب بها لان ذلك يتطلب حجماً كبيراً من خطوط النقل أو قنواته ولهذا السبب يجب تحويل البيانات من الشكل المتوازي الى الشكل المتوالي اثناء احدى الطرق لتنفيذ ذلك يكون باستخدام المعددات. يبين الشكل (7–10–أ)دائرة التحويل من التوازي الى التوالي ، توجد البيانات بشكل توازي في المسجل (X) ومغذاة الى المعدد ذي الثمانية ادخالات والعداد ذو المعامل X يستخدم للسيطرة على الأدخال الذي ترسل بياناته الى الاخراج وذلك بربطه الى اطراف الاختيار حيث يبدأ العد من (000) الى (111) والذي يسيطر على بيانات الادخالات من (I_0الى I_7). الشكل الموجي لارسال بيانات المسجل ($X_7 .... X_0$) والتي تساوي (10110101) نسبة الى نبضات التوقيت للعداد مبين في الشكل (7–10–ب).



الشكل (7–10) دائرة محول توازي توالي


أ– ربط الدائرة ب–الأشكال الموجية

المثال (7 – 4)

باستخدام المعدد ولّد الموجة التعاقبية الآتية (10000110).

الحل:

يمكن استخدام المعددات لتوليد الدوال المنطقية بصورة مباشرة من جدول الحقيقة لهذه الدوال بدون استخدام طرق التبسيط وذلك بوضع منطق ثابت على ادخال المعدد المستخدم. يبين الشكل (7 – 11) ربط الدائرة المتكاملة (74151) لتوليد الموجة التعاقبية (10000110). يبين الجدول (7 – 7) الجدول التعاقبي للدالة المنطقية المتولدة.




الشكل (7 – 11) دائرة المثال (7 – 4)

الجدول (7 – 7) للمثال (7 – 4)

C	B	A	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

7 – 4 كاشف التعدد أو موزع البيانات Demultiplexer or Data Distributer

يقوم المعدد بأخذ بيانات من عدة ادخالات ويرسل احداها الى الاخراج أما موزع البيانات فيقوم بعكس عمل المعدد أي أنه يأخذ البيانات من ادخال واحد ويقوم بتوزيعها على عدة اخراجات . يوضح الشكل (7 – 12) الشكل العام للموزع .



الشكل (7 – 12) موزع البيانات


يمكن أن تكون الاسهم الكبيرة للأدخال والاخراج خطاً واحداً أو عدة خطوط للبيانات .


ترميز أطراف مداخل الاختيار يحدد أي طرف من الاخراج ترسل بيانات الادخال اليه وبعبارة اخرى فأن موزع البيانات يأخذ مصدر بيانات الادخال ويقوم بتوزيعه بأختيار معين الى (1) من (N) من قنوات الاخراج وعملهُ بالضبط كعمل مفتاح متعدد الطرق .

7 – 4 – 1 موزع البيانات (خط واحد – 4 خطوط) 1 – line – 4 – line Demultiplexer

موزع البيانات (خط واحد – 4 خطوط) يقوم بتوزيع بيانات خط ادخال واحد على اربعة خطوط اخراج وله طرفان للاختيار وطرف لادخال البيانات وطرف للتمكين. تضم الدائرة المتكاملة (74155) موزعين للبيانات يمكن استخدامها بصورة منفصلة .

يبين الشكل (7 – 13) المخطط الكتلي والتركيب الداخلي للدائرة المتكاملة (74155) والجدولان (7 – 8) و (7 – 9) يمثلان جدولا الحقيقية لاستخدام الموزعين بصورة منفصلة. المنطق الفعال لاطراف الاخراج هو منطق (o) وللموزعين نفس طرفي الاختيار (BA).





الشكل (7-13) الدائرة المتكاملة (74155) **موزع البيانات** (1 خط – 4 خطوط)
أ - المخطط الكتلي ب – التركيب الداخلي

الجدول (7 – 8)

اطراف الاخراج				طرف البيانات	طرف التمكين	اطراف الاختيار	
$1y_3$	$1y_2$	$1y_1$	$1y_0$	1C	1G	B	A
1	1	1	1	X	1	X	X
1	1	1	0	1	0	0	0
1	1	0	1	1	0	0	1
1	0	1	1	1	0	1	0
0	1	1	1	1	0	1	1
1	1	1	1	0	X	X	X

الجدول (7 – 9)

اطراف الاخراج				طرف البيانات	طرف التمكين	اطراف الاختيار	
$2y_3$	$2y_2$	$2y_1$	$2y_0$	2C	2G	B	A
1	1	1	1	X	1	X	X
0	1	1	1	1	0	0	0
1	1	0	1	1	0	0	1
1	1	0	1	1	0	1	0
1	1	1	0	1	0	1	1
1	1	1	1	0	X	X	X

7 – 4 – 2 موزع البيانات (خط واحد – 8 خطوط 1 – line – to – 8 line : Demultiplexer

عمل موزع البيانات (خط واحد – 8 خطوط) هو نفس عمل موزع البيانات (خط واحد – 4 خطوط) ويختلف عنه في أنه يقوم بتوزيع بيانات الادخال على ثمانية اخراجات بدلا من أربعة .

تستخدم الدوائر المتكاملة (74155) بصفة موزع بيانات (خط واحد – 8 خطوط) وذلك بعد اجراء التحوير الآتي :

1 – يربط طرفا ادخال البيانات (1C, 2C)احدهما مع الآخر وتعامل كطرف (C) اختياراً ثالثاً .

2 – يربط طرفا التمكين (1G, 2G) احدهما مع الاخر وتعامل كطرف (G) ادخال البيانات .

جدول الحقيقة لاستخدام الدائرة المتكاملة بصفة موزع بيانات (خط واحد 8– خطوط) مبين في الجدول (7 – 10) .

الجدول (7 – 10) استخدام الدائرة المتكاملة 74155 بصفة موزع بيانات

اطراف الاخراج								طرف البيانات	اطراف الاختيار		
$2y_0$	$2y_1$	$2y_2$	$2y_3$	$1y_0$	$1y_1$	$1y_2$	$1y_3$	G	C	B	A
1	1	1	1	1	1	1	1	1	X	X	X
0	1	1	1	1	1	1	1	0	0	0	0
1	0	1	1	1	1	1	1	0	0	0	1
1	1	0	1	1	1	1	1	0	0	1	1
1	1	1	1	0	1	1	1	0	1	0	0
1	1	1	1	1	0	1	1	0	1	0	1
1	1	1	1	1	1	0	1	0	1	1	0
1	1	1	1	1	1	1	0	0	1	1	1

7 – 5 مولد / فاحص التكافؤ Parity Generator/ Checker:

7 – 5 – 1 التكافؤ Parity

تكون البيانات في المنظومات الرقمية على شكل كلمات وكل كلمة تتكون من ثمانية أو أكثر من الارقام الثنائية. عند انتقال هذه البيانات بين الاجزاء المختلفة للمنظومات الرقمية يكون هناك احتمال حدوث خطأً في البيانات اثناء الانتقال وذلك بتغير منطق (1) الى (0) أو بالعكس لاحد الارقام الثنائية في الكلمة. ولضمان انتقال البيانات بدون اخطاء تجري عليها عملية التكافؤ. فالتكافؤ هو اضافة رقم ثنائي الى الكلمة والمثال الآتي يوضح ذلك ويدعى الرقم المضاف برقم التكافؤ الثنائي parity Bit.
هناك نوعان من التكافؤ:

1- التكافؤ الفردي : ويكون عدد الارقام الثنائية ذات المنطق 1 في الكلمة بما فيها رقم التكافؤ المضاف فردياً.

2- **التكافؤ الزوجي** : ويكون عدد الارقام الثنائية ذات المنطق 1 في الكلمة بما فيها رقم التكافؤ المضاف زوجياً ، أن أية منظومة رقمية تتبع إحدى طرق التكافؤ ولا تتبع الاثنتين معاً ، أي تكون اما ذات تكافؤ فردي أو تكافؤ زوجي ومثالاً على ذلك : يمثل الحرف الهجائي (C) في تجفير الآسكي بـ (100011) ولهذا الحرف هناك ثلاثة أرقام ثنائية (منطق 1) وعند إضافة رقم التكافؤ الثنائي يصبح عدد الارقام ثمانية .

أ- إذا كان رقم التكافؤ الثنائي المضاف (0) فإن التكافؤ يكون فردياً لأن عدد الارقام الثنائية بمنطق (1) ثلاثة وعليه يمثل الحرف (C) في تجفير الآسكي ذي التكافؤ الفردي بـ (1000110) .

ب- إذا كان رقم التكافؤ المضاف (1) فإن التكافؤ يكون زوجياً لأن عدد الارقام الثنائية بمنطق (1) ويمثل الحرف (C) في تجفير الآسكي ذي التكافؤ الزوجي بـ (1000111) .


2-5-7 مولد/ فاحص التكافؤ: Parity Generater/ Checker

يمكن تصميم مولد/ فاحص التكافؤ بإستخدام البوابات المنطقية خاصة بوابة أو الاستثنائية (XOR) . هناك دائرة متكاملة ضمن التكامل المتوسط المدى تستخدم بصورة واسعة بصفة مولد/ فاحص التكافؤ ذي الثمانية أرقام الثنائية هي الدائرة المتكاملة (74180) .

يبين الشكل (7-14) المخطط الكتلي والتركيب الداخلي للدائرة المتكاملة (74180) . لمولد/ فاحص التكافؤ الدائرة المتكاملة (74180) ثمانية أطراف إدخال للتكافؤ (من A إلى H) وطرفاً إدخال متتابعان هما (EVEN) و (ODD) ولها طرفاً إخراج هما(ΣEVEN)و (ΣODD) يمكن إستعمال الدائرة المتكاملة (74180) كفاحص التكافؤ وكذلك يمكن إستعمالها أيضاً بصفة مولد التكافؤ. عند إستعمال الدائرة المتكاملة (74180) كفاحص التكافؤ فإن عملها مبين في الجدول (7-11) .

إدخال البيانات
DATA INPUTS
A (8)
B (9)
C (10)
D (11)
E (12)
F (13)
G (1)
H (2)
ODD INPUT (4)
EVEN INPUT (3)
(5) ΣEVEN OUTPUT
(6) ΣODD OUTPUT

ـ ب ـ



ـ آ ـ

الشكل (7-14) الدائرة المتكاملة 74180 (مولد/ فاحص التكافؤ)

أ- مخطط الاطراف ب- التركيب الداخلي

الجدول (7-11) عمل الدائرة المتكاملة (74180) بصفة فاحص التكافؤ

تكافؤ أطراف الادخال (A إلى H)		طرفا الادخال المتتابعان ODD	طرفا الادخال المتتابعان EVEN	أطراف الاخراج ODD	أطراف الاخراج EVEN
زوجي	EVEN	0	1	0	1
فردي	ODD	0	1	1	0
زوجي	EVEN	1	0	1	0
فردي	ODD	1	0	0	1
X		1	1	0	0
X		0	0	1	1

وعند استعمال الدائرة المتكاملة (74180) بصفة مولد التكافؤ فإن عملها مبين في الجدول (7 — 12).

الجدول (7 — 12) عمل الدائرة المتكاملة (74180) كمولد التكافؤ

تكافؤ اطراف الادخال (A الى H)	طرفا الادخال المتتابعان ODD	طرفا الادخال المتتابعان EVEN	تكافؤ اطراف الاخراج (A الى H) فضلا عن ΣEVEN	تكافؤ اطراف الاخراج (A الى H) فضلا عن ΣODD
ODD	0	1	ODD	EVEN
EVEN	0	1	ODD	EVEN
ODD	1	0	EVEN	ODD
EVEN	1	0	EVEN	ODD

ملاحظة : يجب ان تؤخذ بنظر الاعتبار عند استعمال الدائرة المتكاملة (74180) :

1 – طرفا الادخال المتابعان (ODD) و(EVEN) يجب الا يكون عليهما نفس المنطق اي يجب ان لايتساويا.

2 – اطراف ادخال التكافؤ غير المستعملة يجب ان يوضع عليها منطق (o).

مثال (7 – 5)


أ– صمم فاحص تكافؤ فردي ذو تسعة ارقام ثنائية (9 – BiT) باستخدام الدائرة المتكاملة (74180) وعاكس.

ب– صمم مولد تكافؤ زوجي ذو عشرة ارقام ثنائية (10 – BiT) باستخدام الدائرة المتكاملة (74180) وعاكس.

جـ – صمم فاحص تكافؤ زوجي ذو ستة عشر رقماً ثنائياً (16 – BiT) باستخدام دائرتين متكاملتين من (74180).


الحل

أ– ثمانية من الارقام التسعة تربط الى اطراف الادخال (A الى H) والرقم التاسع يربط الى طرف الادخال (ODD) كما في الشكل (7 – 15). كما يتم ادخال متممه (بعد ادخاله الى عاكس) الى الادخال EVEN. يبين الجدول (7 – 11) عمل الدائرة.




الشكل (7 – 15) دائرة المثال (7 – 5أ)

ب- بالنسبة لمولد التكافؤ فان الكلمة مكونة من تسعة ارقام ثنائية وتربط كما في الشكل (7-16) حيث تتحول الى كلمة ذات عشرة ارقام ثنائية بضمنها رقم التكافؤ الثنائي المضاف.



الشكل (7-16) دائرة المثال (7-5ب)

جـ- فاحص التكافؤ الزوجي ذو الستة عشر رقماً ثنائياً (16-BiT) مبين في الشكل (7-17) حيث استخدمت دائرتان متكاملتان (74180) لتنفيذ فاحص التكافؤ.



الشكل (7-17) دائرة المثال (7-5جـ)


7 – 6 تحويل الجفرات Code Conversion :

هناك العديد من الجفرات Codes الثنائية المستخدمة في المنظومات والحاسبات الرقمية ومن هذه الجفرات العشري المجفر بالثنائي – Binary Coded Decimal (أو BCD) وجفرة اضافة – 3 (Excess – 3) ، وجفرة آسكي ASCII ، وجفرة الثماني وجفرة السداسي عشر. هناك حاجة كبيرة في المنظومات الرقمية للتحويل من جفرة الى اخرى مثلاً الادخال الى المنظومة الرقمية قد يكون من النوع العشري المجفر بالثنائي والاخراج يمكن ان يظهر على العارض ذي القطع السبع (7 – Segment Display) بينما تقوم المنظومة الرقمية بمعالجة البيانات الرقمية وهي بالجفرة الثنائية Binary . لذلك من المطلوب تحويل البيانات من جفرة العشري المجفر بالثنائي الى الجفرة الثنائية ثم تحول البيانات الخارجة من الثنائي الى العشري المجفر بالثنائي وتغذي بعد ذلك الى العارض ذي القطع السبع قبل تغذية بيانات الاخراج الى الثنائيات الضوئية للعارض . كذلك تستخدم جفرة الثماني والسداسي عشر بصورة واسعة في المعالجات الدقيقة Microprocessors والحاسبات الرقمية بصفة جفرات ادخال واخراج للبيانات. يمكن تصميم العديد من محولات الجفرات وتنفيذها باستخدام البوابات المنطقية والمعددات وموزعات البيانات.

كما ان هناك عدداً من الدوائر المتكاملة ضمن التكامل المتوسط المدى MSI تستخدم لتنفيذ مختلف التحويلات مباشرة وهي مفيدة جداً في تصميم المنظومات الرقمية.

7 – 6 – 1 محول جفرة العشري المجفر بالثنائي الى الجفرة الثنائية
Binary – Coded Decimal to Binary Converter

الدائرة المتكاملة74184هي محول جفرة العشري المجفر بالثنائي الى الثنائي. يبين الشكل (7 – 18) المخطط الكتلي للدائرة المتكاملة 78184 ويبين الجدول (7 – 13) جدول الحقيقة.




الشكل (7 – 18) المخطط الكتلي للدائرة المتكاملة (74184)

الجدول (7 – 13)

جدول الحقيقة للدائرة المتكاملة (74184)

(Binary) الاخراج					(BCD) الادخال						BCD
y_5	y_4	y_3	y_2	y_1	G	E	D	C	B	A	
0	0	0	0	0	0	0	0	0	0	0	1 – 0
0	0	0	0	1	0	0	0	0	0	1	3 – 2
0	0	0	1	0	0	0	0	0	1	0	5 – 4
0	0	0	1	1	0	0	0	0	1	1	7 – 6
0	0	1	0	0	0	0	0	1	0	0	9 – 8
0	0	1	0	1	0	0	1	0	0	0	11 – 10
0	0	1	1	0	0	0	1	0	0	1	13 – 12
0	0	1	1	1	0	0	1	0	1	0	15 – 14
0	1	0	0	0	0	0	1	0	1	1	17 – 16
0	1	0	0	1	0	0	1	1	0	0	19 – 18
0	1	0	1	0	0	1	0	0	0	0	21 – 20
0	1	0	1	1	0	1	0	0	0	1	23 – 22
0	1	1	0	0	0	1	0	0	1	0	25 – 24
0	1	1	0	1	0	1	0	0	1	1	27 – 26
0	1	1	1	0	0	1	0	1	0	0	29 – 28
0	1	1	1	1	0	1	1	0	0	0	31 – 30
1	0	0	0	0	0	1	1	0	0	1	33 – 32
1	0	0	0	1	0	1	1	0	1	0	35 – 34
1	0	0	1	0	0	1	1	0	1	1	37 – 36
1	0	0	1	1	0	1	1	1	0	0	39 – 38
1	1	1	1	1	1	X	X	X	X	X	أي رقم

تستخدم الدائرة المتكاملة 74184 بمفردها بصفة محول عشري مجفر بالثنائي الى الثنائي ذو (1½) رقم عشري كما هو مبين في الشكل (7 — 19).




إخراج ذو (6) أرقام ثنائية


الشكل (7 — 19) محول عشري مجفر بالثنائي الى ثنائي

تربط ادخالات البيانات ذات تجفير العشري المجفر بالثنائي (BCD) الى اطراف الادخال (A,B,C,D,E) للدائرة المتكاملة (74184) بحيث يربط أدنى رقم لأدنى مرتبة لجفرة العشري المجفر بالثنائي ليظهر كادنى رقم للاخراج الثنائي كما هو مبين في الشكل (7 — 19). يتقبل المحول رقمين من العشري المجفر بالثنائي وهما كل الرقم الأدنى مرتبة (D_1, C_1, B_1, A_1) وادنى رقمين من المرتبة الأعلى (B_2, A_2) وهذا يعني ان الارقام العشرية المجفرة بالثنائي من (00) الى (39) يمكن تحويلها الى مايكافئها من الارقام الثنائية بوساطة الدائرة المتكاملة (74184) كما مبين في جدول (7 — 13).

لاتستخدم اطراف الاخراج Y_8, Y_7, Y_6 عند التحويل من العشري المجفر للثنائي الى الثنائي وانما تستخدم فقط للحصول على متمم الـ (9) ومتمم الـ (10) للارقام العشرية المجفرة بالثنائي ، والتي تفيد في العمليات الحسابية في نظام الثنائي المجفر بالعشري كما في الشكل (7 — 20).

لدائرة متمم (9) في الشكل (7 — 20 — أ) تعطي البيانات الى اطراف الأدخال (DCBA) للدائرة للمتكاملة ومتمم (9) للرقم يظهر على الاطراف $(N_D\ N_C\ N_B\ N_A)$.
تصميم دوائر لتحويل رقمين عشريين أو اكثر من جفرة الثنائي المجفر بالعشري الى الثنائي






الشكل (7 — 20) آ– محول متمم الـ (9) ب– محول متمم الـ 10

تكون مشتركة دائماً. أما دائرة محول لرقمين عشريين مجفرة بالثنائي الى الثنائي فمبينة في الشكل (7 — 21).

يزداد عدد الدوائر المتكاملة (74184) المطلوبة بصورة كبيرة كلما ازداد عدد الأرقام العشرية المجفرة بالثنائي المطلوب تحويلها الى الثنائي.



الشكل (7 — 21) محول رقمين عشريين

الجدول (7 — 14) يوضح عدد الدوائر المطلوبة لتحويل عدد معين من الارقام العشرية المجفرة بالثنائي .

الجدول (7 — 14)

عدد الارقام العشرية المجفرة بالثنائي	عدد الدوائر المتكاملة (74184) المطلوب
2	2
3	6
4	11
5	19
6	28

مثال (7 — 6)

وضح عمل محول جفرة العشري المجفر بالثنائي الى الثنائي ذي رقمين عشريين كما مبين في الشكل (7 — 21) لرقم ادخال (29) .

الحل :

رقم الادخال هو $D_1 C_1 B_1 A_1 Do\ Co\ Bo\ Ao = 00101001$

الاخراج الثنائي $B_0 = A_0 = 1$

$E = B_1 = 1$

ادخالات الدائرة المتكاملة (1) :

$A = B_0 = 0$
$C = D_0 = 1$ ، $B = C_0 = 0$
$E = B_1 = 1$ ، $D = A_1 = 0$

اخراجات الدائرة المتكاملة الأولى هي :

$Y_1 = 0$
$Y_3 = 1$ ، $Y_2 = 1$
$Y_5 = 0$ ، $Y_4 = 1$

الأخراجات الثنائية (B_2, B_1) تساوي

$B_1 = Y_1 = 0$ ، $B_2 = Y_2 = 1$

ادخالات الدائرة المتكاملة (2) :

$A = Y_3$ (للدائرة المتكاملة 1) $= 1$
$B = Y_4$ (للدائرة المتكاملة 1) $= 1$
$C = Y_5$ (للدائرة المتكاملة 1) $= 0$
$E = D_1 = o, D = C_1 = o$

اخراجات الدائرة المتكاملة (2) هي :

$Y_2 = 1$ ، $Y_1 = 1$

$Y_5 = 0$ ، $Y_4 = 0$ ، $Y_3 = 0$

الاخراجات الثنائية $B_6\ B_5\ B_4\ B_3$ هي :

$B_3 = Y_1 = 1$

$B_4 = Y_2 = 1$

$B_5 = Y_3 = 0$


$B_6 = Y_4 = 0$

لذلك فان الأخراج الثنائي النهائي $B_6 B_5 B_4 B_3 B_2 B_1$ يكون (001110)

7 – 6 – 2 محول جفرة الثنائي الى جفرة العشري المجفر بالثنائي

Binary to Binary Coded Decimal Converter

يبين الشكل (7 – 22) المخطط الكتلي لمحول جفرة الثنائي الى جفرة العشري المجفر بالثنائي للدائرة المتكاملة (74185). ويبين الجدول (7 – 15) جدول الحقيقة.



الشكل (7 – 22) المخطط الكتلي للدائرة المتكاملة (74185)


تجهز البيانات ذات جفرة الثنائي الى أطراف الدائرة المتكاملة (EDCBA) ويظهر الاخراج الذي هو جفرة العشري المجفر بالثنائي على أطراف الاخراج $(Y_6Y_5Y_4Y_3Y_2Y_1)$ علماً بأن الطرفين $(Y_8\,Y_7)$ لايستعمل وهما دوماً عند منطق (1).

وكما في محول العشري المجفر بالثنائي فإن الرقم الأدنى من المرتبة الأدنى يعبر للدائرة المتكاملة ويظهر بصفة أدنى رقم في الاخراج كما هو موضح في الشكل (7-23).


تكون طريقة التوسع لتحويل عدد أكبر من الادخالات الثنائية معقدة نوعاً ما. يبين الشكل (7-24) دائرة تحويل ثمانية أرقام ثنائية (8-BiT) إلى أرقام عشرية مجفرة بالثنائي.

الجدول (7-15) جدول الحقيقة للدائرة المتكاملة (74185)

(BCD)		الاحراج		(Binary)				الادخال				Binary
y_6	y_5	y_4	y_3	y_2	y_1	G	E	D	C	B	A	
0	0	0	0	0	0	0	0	0	0	0	0	0 ~ 1
0	0	0	0	0	1	0	0	0	0	0	1	2 ~ 3
0	0	0	0	1	0	0	0	0	0	1	0	4 ~ 5
0	0	0	0	1	1	0	0	0	0	1	1	6 ~ 7
0	0	0	1	0	0	0	0	0	1	0	0	8 ~ 9
0	0	1	0	0	0	0	0	0	1	0	1	10 ~ 11
0	0	1	0	0	1	0	0	0	1	1	0	12 ~ 13
0	0	1	0	1	0	0	0	0	1	1	1	14 ~ 15
0	0	1	0	1	1	0	0	1	0	0	0	16 ~ 17
0	0	1	1	0	0	0	0	1	0	0	1	18 ~ 19
0	1	0	0	0	0	0	0	1	0	1	0	20 ~ 21
0	1	0	0	0	1	0	0	1	0	1	1	22 ~ 23
0	1	0	0	1	0	0	0	1	1	0	0	24 ~ 25
0	1	0	0	1	1	0	0	1	1	0	1	26 ~ 27
0	1	0	1	0	0	0	0	1	1	1	0	28 ~ 29
0	1	1	0	0	0	0	0	1	1	1	1	30 ~ 31
0	1	1	0	0	1	0	1	0	0	0	0	32 ~ 33
0	1	1	0	1	0	0	1	0	0	0	1	34 ~ 35
0	1	1	0	1	1	0	1	0	0	1	0	36 ~ 37
0	1	1	1	0	0	0	1	0	0	1	1	38 ~ 39
1	0	0	0	0	0	0	1	0	1	0	0	40 ~ 41
1	0	0	0	0	1	0	1	0	1	0	1	42 ~ 43
1	0	0	0	1	0	0	1	0	1	1	0	44 ~ 45
1	0	0	0	1	1	0	1	0	1	1	1	46 ~ 47
1	0	0	1	0	0	0	1	1	0	0	0	48 ~ 49
1	0	1	0	0	0	0	1	1	0	0	1	50 ~ 51
1	0	1	0	0	1	0	1	1	0	1	0	52 ~ 53
1	0	1	0	1	0	0	1	1	0	1	1	54 ~ 55
1	0	1	0	1	1	0	1	1	1	0	0	56 ~ 57
1	0	1	1	0	0	0	1	1	1	0	1	58 ~ 59
1	1	0	0	0	0	0	1	1	1	1	0	60 ~ 61
1	1	0	0	0	1	0	1	1	1	1	1	62 ~ 63
1	1	1	1	1	1	1	X	X	X	X	X	أي رقم



الشكل (7 — 23) محول ثنائي الى عشري محفر بالثنائي



الشكل (7 — 24) محول ثمانية أرقام ثنائية الى عشري محفر بالثنائي

من هذه الدائرة يمكن ملاحظة أن ثلاث دوائر متكاملة يتوجب إستخدامها لتحويل ثمانية أرقام ثنائية. يبين الجدول (7-16) عدد الدوائر المتكاملة المطلوب ربطها لكل عدد من أرقام الادخال الثنائية. لذا من المفضل إستخدام ذاكرة القراءة فقط (ROM) لتحويل عدد أكبر من أرقام الادخال الثنائية الى أرقام عشرية مجفرة بالثنائي.

الجدول (7 – 16)

عدد الارقام الثنائية المطلوب تحويلها	عدد المتكاملات (74185) المطلوبة
4 – 6	1
7 – 8	3
9	4
10	6
11	7
12	8
13	10
14	12
15	14
16	16

مثال (7-7)

وضح عمل الدوائر المبينة في الشكل (7-24) لمحول الثنائي الى العشري المجفر بالثنائي لرقم إدخال ثنائي مقداره (11010011).

الحل

إدخالات الدائرة المتكاملة (1) هي :

$A = B_3 = 0$

$C = B_5 = 0$. $B = B_4 = 1$

$E = B_7 = 1$. $D = B_6 = 1$

إخراجات المتكاملة (1) هي :

$Y_2 = 0 \quad Y_1 = 1$

$Y_4 = 1 \quad , \quad Y_3 = 0$

$Y_6 = 1 \quad , \quad Y_5 = 0$

ادخالات الدائرة المتكاملة (2) هي :

$A = B_1 \qquad = 1$

$B = B_2 \qquad = 0$

$C = Y_1$ (للدائرة المتكاملة 1) $= 1$

$D = Y_2$ (للدائرة المتكاملة 1) $= 0$

$E = Y_3$ (للدائرة المتكاملة 1) $= 0$

اخراجات الدائرة المتكاملة (2) هي :

$Y_2 = 0 \quad , \quad Y_1 = 0$

$Y_4 = 1 \quad , \quad Y_3 = 0$

$Y_6 = 0 \quad . \quad Y_5 = 0$

ادخالات الدائرة المتكاملة (3) هي :

$A = Y_5$ (للدائرة المتكاملة 2) $= 0$

$B = Y_4$ (للدائرة المتكاملة 1) $= 1$

$C = Y_5$ (للدائرة المتكاملة 1) $= 0$

$D = y_6$ (للدائرة المتكاملة 1) $= 1$

$E = 0$

اخراجات الدائرة المتكاملة (3) هي :

$Y_3 = 0 \quad , \quad Y_2 = 0 \quad , \quad Y_1 = 0$

$Y_6 = 0 \quad , \quad Y_5 = 1 \quad , \quad Y_4 = 0$

الاخراجات العشرية المجفرة بالثنائي هي :

$B_1 = Y_1$ (للدائرة المتكاملة 3) $= 0$ $A_1 = Y$

$D_1 = Y_3$ (للدائرة المتكاملة 3) $= 0$ $C_1 = Y_2$ (للدائرة المتكاملة 3)

$B_2 = Y_5$ (للدائرة المتكاملة 3) $= 1$ $A_2 = Y_4$ (للدائرة المتكاملة 3)

7 – 7 وحدة الحساب والمنطق Arithmatic and Logic Unit :

من الدوائر المنطقية التراكيبة الشائعة الاستعمال في وحدات المعالجة المركزية للمنظومات الرقمية والتي تستطيع ان تنفذ العمليات الحسابية فضلاً عن العمليات المنطقية هي وحدة الحساب والمنطق. وتعتبر هذه الوحدة هي قلب المعالجات الدقيقة Microprpcessors . توجد ضمن الدوائر المتكاملة ذات التكامل المتوسط المدى وحدة الحساب والمنطق– الدائرة المتكاملة (74181). يبين الشكل (7 – 25) المخطط الكتلي والتركيب الداخلي لوحدة الحساب والمنطق المتكاملة (74181).
تكون وظائف اطراف الادخال والاخراج والسيطرة على وفق الآتي :

A و B : طرفا ادخال البيانات ، كل طرف يستقبل اربعة ارقام ثنائية (BiT – 4)

C^-n : ادخال التحميل (فعّال عندما يكون صفراً)

F : اخراج البيانات ذو اربعة ارقام ثنائية (BiT – 4)

$Cn^- + 4$: اخراج التحميل (فعال عندما تكون صفراً). يوضح هذا الطرف اشارة الناتج لعملية الطرح ، منطق (0) يبين أن النتيجة موجبة ومنطق (1) يبين أن النتيجة سالبة. عملية الطرح والجمع مبينة على متمم الاثنين.

A = B : منطق (1) على هذا الطرف يعني ان A = B


G: اخراج مولد التحميل

P: اخراج انتقال التحميل

يستخدم الاخراجان (G,P) عندما يربط عدد من دوائر وحدة الحساب والمنطق (74181) بالتتابع مع الدائرة المتكاملة (74182) لجعل العمليات الحسابية أسرع.
ادخال الاختيار (S) : وتكون اربعة ادخالات ($SoS_1S_2S_3$) تستعمل لاختيار نوع العمليات المطلوب تنفيذها كما هو موضح في الجدول (7 – 17)

طرف السيطرة (M) :M = 0 عمليات حسابية

M = 1 عمليات منطقية



الشكل (7—25) وحدة الحساب والمنطق الدائرة المتكاملة (74181)

آ- المخطط الكتلي ب - التركيب الداخلي

الجدول (7 – 17) جدول الحقيقة للدائرة المتكاملة (74181)

ACTIVE HIGH DATA M = 0 عمليات حسابية Cn = 0 (with Carry) مع التحميل	Cn = 1 (no Carry) بدون تحميل	M = 1 عمليات منطقيه	S_3	S_2	S_1	S_0	الخط LINE
F = A plus 1	F = A	F = A	0	0	0	0	0
F = (A + B) plus 1	F = A + B	F = A + B	0	0	0	1	1
F = (A + B) plus 1	F = A + B	F = AB	0	0	1	0	2
F = Zero	F = MINUS 1 (2's Compl.)	F = 0	0	0	1	1	3
F = A plus AB plus 1	F = A plus AB	F = AB	0	1	0	0	4
F = (A + B) plus AB plus 1	F = (A + B) plus AB	F = B	0	1	0	1	5
F = A Minus B	F = A Minus B Minus 1	F = A ⊕ B	0	1	1	0	6
F = AB	F = AB Minus 1	F = AB	0	1	1	1	7
F = A plus AB plus 1	F = A plus AB	F = A + B	1	0	0	0	8
F = A plus B plus 1	F = A plus B	F = A ⊕ B	1	0	0	1	9
F = (A + B) plus AB plus 1	F = (A + B) plus AB	F = B	1	0	1	0	10
F = AB	F = AB Minus 1	F = AB	1	0	1	1	11
F = A plus A plus 1	F = A plus A	F = 1	1	1	0	0	12
F = (A + B) plus A plus 1	F = (A + B) plus A	F = A + B	1	1	0	1	13
F = (A + B) plus A plus 1	F = (A + B) plus B	F = A + B	1	1	1	0	14
F = A	F = A Minus 1	F = A	1	1	1	1	15

يمكن ان تستخدم وحدة الحساب والمنطق الدائرة المتكاملة (74181) بالتتابع بعضها مع بعض وذلك بربط طرف اخراج التحميل من الدائرة المتكاملة الاولى الى طرف التحميل للدائرة المتكاملة الثانية وهكذا .

المثال (7 — 8)

صمم ضائف طارح ذا ثمانية أرقام ثنائية (8 — BiT) باستخدام دائرتين مكاملتين (74181) بالتتابع ، وبين كيف تعمل الدائرة اذا كان الرقمان :

1 — (A = 97), (B = 29)

2 — (A = 24), (B = 58)

الحل

لتصميم ضائف / طارح ذي ثمانية ارقام ثنائية تربط دائرتين متكاملتين على التتابع وعلى وفق الآتي :

تربط الارقام الثنائية الاربعة لادنى مرتبة للرقمين (A) و (B) الى طرفي الادخال (A0 A1 A2 A3) و (B0 B1 B2 B3) للدائرة المتكاملة الأولى وتربط الارقام الثنائية الاربعة لأعلى مرتبة للرقمين (A) و (B) الى طرفي الادخال (A3 — — — A0) و (B3 — — — B0) للدائرة للمتكاملة الثانية .

يجب أن يربط اخراج التحميل للدائرة المتكاملة الأولى ($\bar{C}n+4$) الى ادخال التحميل ($\bar{C}n$) للدائرة المتكاملة الثانية . ويربط اطراف الاختيار (S3 — — — S0) للدائرتين المتكاملتين احدهما مع الآخر ، وتؤخذ النتيجة ذات الثمانية ارقام الثنائية (8 — BiT) من طرفي الأخراج (F3 — — — F0) لكلا الدائرتين المتكاملتين وتكون المرتبة الادنى للنتيجة على أطراف الاخراج للدائرة للمتكاملة الأولى والمرتبة العليا على اطراف اخراج الدائرة المتكاملة الثانية . تنفذ عملية الجمع عندما تكون (M = 0) و (S = 1001) وتنفذ عملية الطرح عندما تكون (M = 0) و (S = 0110) .

يربط الطرف $\bar{C}_n$ للدائرة الأولى الى منطق (1) للجمع والى منطق (0) لعملية الطرح .

عندما يكون الرقمان :

1 —

A = 97 = 01100001

B = 29 = 00011101

2 —

A = 24 = 00011000

B = 58 = 0011010

يبين الجدول (7 — 18) النتيجة وحالات الأطراف لكل عملية .

الجدول (7 – 18) حل المثال (7 – 8)

المكافيء العشري للاخراج النهائي	الاخراج النهائي								المرتبة العليا: الاخراج		المرتبة العليا: الادخال			المرتبة الدنيا: الاخراج		المرتبة الدنيا: الادخال			اطراف الاختيار				طرف التحكم
									S_H	C_n+4	A_H	B_H	C_n+4	S_L	C_n+4	B_L	A_L	C_n	S_3	S_2	S_1	S_0	M
$(126)_{10}$	0	1	1	1	1	1	1	0	0111	1	0110	1001	1	1110	1	0001	1101	1	1	0	0	1	0
$(68)_{10}$	0	1	0	0	0	1	0	0	0100	0	0110	0001	1	0100	1	0001	1101	0	0	1	1	0	0
$(82)_{10}$	0	1	0	1	0	0	1	0	0101	1	0001	0011	0	1010	0	1000	1010	1	1	0	0	1	0
$-(34)_{10}$	1	1	0	1	1	1	1	0	1101	1	0001	0011	1	1110	1	1000	1010	0	0	1	1	0	0


اسئلة

7 — 1 بين كيف يمكن استخدام دائرتين متكاملتين من نوع (74157) ودائرة متكاملة من نوع (74151) لتكوين معدد رقمي ذي ستة عشر ادخالاً وبدون استخدام أي دائرة منطقية اضافية؟ اكتب جدول الحقيقة.

7 — 2 اربط المعدد ذا الستة عشر ادخالا بالدائرة المتكاملة (74150) لتوليد الدالة المنطقية الآتية:

$$W = ABC\ D + BCD + ABD + ABC\ D$$

7 — 3 استخدم المعدد المبين في الشكل (7 — 26) لتوليد موجه منطقيه بحيث أن اطراف الاختيار مربوطة الى عداد ذو معامل — 8. ارسم الموجة الخارجة (z) مقارنة بنبضات التوقيت التي تحفز العداد وبوضعية المفاتيح المبينة في نفس الشكل. كيف يمكن تغير شكل الموجه؟



الشكل (7 — 26) دائرة السؤال (7—3)

7 — 4 صمم دائرة اتصال لارسال ثمانية أرقام ثنائية (8 — BiT) على قابلو واحد (أي اجراء تحويل البيانات من التوازي الى التوالي ثم من التوالي الى التوازي وذلك باستخدام المعدد والموزع وعداد للتزامن).

7 – 5 أضف رقماً ثنائياً الى الكلمات الآتية ليكون التكافؤ زوجياً :

أ – 10111001

ب – 101011101

جـ – 1011001100111000

7 – 6 صمم فاحص تكافؤ فردي ذا ستة أرقام ثنائية باستخدام الدائرة المتكاملة (74180) .

7 – 7 صمم دائرة فاحص تكافؤ ذا عشرة أرقام ثنائية باستخدام دائرة متكاملة واحدة من نوع (74180) وبوابة أو الاستثنائية (XOR) .

7 – 8 صمم مولد تكافؤ باستخدام الدائرة المتكاملة (74180) لاضافة رقم تكافؤ فردي لكلمة مكونة من سبعة ارقام ثنائية .

7 – 9 صمم ضائفاً/ طارحاً ذا أربعة أرقام ثنائية باستخدام الدائرة المتكاملة (74181) ، ثم بين كيف تعمل الدائرة اذا كان الرقمان

1 (A = 12) ، (B = 5)

2 (A = 15) ، (B = 9)

7 – 10 صمم بأستخدام الدائرة المتكاملة (74184) لتحويل الأرقام الآتية من حفرة العشري المجفر بالثنائي الى الثنائي

(19) ، (44) ، (97)

7 – 11 صمم دائرة لتحويل الارقام الآتية من جفرة الثنائي الى العشري المجفر بالثنائي :

(110010) ، (11110011) ، (1011110111)

الفصل الثامن

تطبيقات ذاكرة أشباه الموصلات

Semiconductor Memory Application

1-8 مقدمة Inroduction

كما يستخدم الانسان ذاكرته لخزن المعلومات ، فأن الانظمة الرقمية تحتاج الى ذاكرة لخزن المعلومات حيث تستعيدها في الوقت المناسب دون أن تفقدها . تعمل البطاقات المثقبة والأشرطة الورقية والأشرطة المغناطيسية والاقراص المغناطيسية وغيرها عادة كذاكرات دائمة . أما للتخزين المؤقت ، فتستعمل ذاكرة أشباه الموصلات كما في الحاسبات الرقمية .

تصنع ذاكرة أشباه الموصلات بأشكال متعددة منها : ثنائية القطبية ، I²L, NMOS, CMOS, MOS . وتعد خلية الذاكرة memory cell هي وحدة بناء الذاكرة الاساسية وهي دائرة الكترونية لها القابلية على تخزين وحدة رقمية ثنائية (إما 0 أو 1) . وتحتوي الدائرة المتكاملة للذاكرة فضلاً عن الخلايا ، على ثلاث وحدات مكملة هي : وحدة إختيار العنوان address Selection unit ، ووحدة التكبير amplification unit . ووحدة التحكم Control unit .

هناك ثلاثة أنواع مهمة من ذاكرات أشباه الموصلات هي :

1- ذاكرة الوصول العشوائي (RAM) (وتسمى ذاكرة القراءة والكتابة) .
2- ذاكرة القراءة فقط (ROM) .
3- ذاكرة الوصول التتابعي (SAM) أو الذاكرة التتابعية .

وسوف يتم شرح كل من هذه الانواع الثلاثة بالتفصيل في الفقرات اللاحقة من هذا الفصل .


2-8 الهيكلة والتشغيل لذاكرة أشباه الموصلات :

: Construction and Operation of Semiconductor memory

تنظم الذاكرات بدلالة الكلمات والوحدات الرقمية الثنائية ، فالذاكرة التي يقال عنها N x M تعني أن لها N من الكلمات ولكل كلمة M من الوحدات الثنائية . وعلى سبيل المثال يمكن تصميم ذاكرة مكونةمن 1024 وحدة ثنائية أي كيلو واحد (1k) عن طريق تقسيمها الى 256 كلمة تتكون كل منها من 4 وحدات ثنائية ، وتسمى عندئذ ذاكرة 256 X 4 وبالرغم من وجوب إعطاء 256 عنواناً مختلفاً (لكل كلمة عنوان) ، فإنه يمكن تقليل عدد العناوين الداخلة الى الدائرة المتكاملة للذاكرة بإستخدام دوائر محلل الجفرات decoders .


تحتاج الذاكرة التي تعمل على تخزين 1024 وحدة ثنائية الى 1024 خلية (يبين الشكل (8-1) دوائر لأنواع مختلفة من خلايا ذاكرة أشباه الموصلات) . يتم ترتيب هذه الخلايا على قطعة سيليكون على شكل مصفوفة matrix وقد يكون لها 32 صفاً row و 32 عموداً column ، حيث يكون لكل صف 8 كلمات . ولايكون شكل المصفوفة مربعاً بالضرورة . فقد يكون لها 32 صفاً و 16 عموداً أو أي تركيب آخر مناسب . وتصمم الذاكرات في بعض الاحيان بحيث يكون هناك وحدة ثنائية لكل كلمة . للذاكرة (16K X1) كلمات عددها 16384 حيث تتكون كل كلمة من وحدة ثنائية واحدة . يكفي خط واحد لبيانات الادخال والاخراج في هذه الحالةلادخال وحدة ثنائية واحدة أو إخراجها في وقت واحد .

يبين الشكل (8-2) ذاكرة RAM ذات 256 X 4 مرتبة على هيأة مصفوفة 32 X 32 . هناك 32 خطاً لاختيار الصف row-select lines و 8 خطوط لاختيار العمود Column-Select lines . فعلى سبيل المثال الجهد المناسب المسلط على الخطين X_2 و Y_1 يتوجه الى عنوان الكلمة المكونة من أربع وحدات عند المركز X_2-Y_1 ، اما للقراءة أو للكتابة . تستخدم كواشف الجفرات لاختيار الصف والعمود بصورة عامة في مثل هذه التركيبات . والهدف منها هو تقليل عدد الاطراف Pins المطلوبة للعناوين ، وتخفيض عدد إشارات عناوين الادخال الى رقم معقول حيث يكون التخفيض في الحالة من 40 إلى 8 .



الشكل (8-1) دوائر لأنواع مختلفة من خلايا ذاكرة أشباه الموصلات

أ- خلية باعث متعدد TTL (حركية) ب- خلية ذاكرة CMOS (ساكنة) جـ- خلية ذاكرة NMOS (ساكنة).



الشكل (8-2) مصفوفة خلايا ذاكرة RAM ذات 256x4.


يبين الشكل (8-3) دائرة إختيار الصف التي يمكن إستخدامها مع ذاكرة MOS ذات 4 X 256 ، تحتوي على مصفوفة مكونة من 32 X 32 . هناك خمسة أطراف نهاية تدعى A_0, A_1, A_2, A_3 و A_4 ، وتتصل هذه بخمسة مكبرات عواكس فصل buffer inverter amplifiers كما هو موضح في الشكل (8-3 أ) . تعطي الادخالات الخمسة ومتمماتها 2^5 أو 32 عنواناً . يكون العنوان عند إدخال النهايات الخمسة لدائرة كاشف الصف المبينة في الشكل (8 – 3 ب) هي $A_0\ A_1\ \bar{A}_2\ A_3\ A_4$. ولجعل خط إختيار الصف هذا في حالة فعالة للقراءة والكتابة يجب أن تكون مراتب العنوان جميعاً في حالة إصفار (وهو إحتمال واحد من بين 32 إحتمالاً لكونها خمس مراتب ثنائية) . لنفرض أن العنوان $A_0 A_1 A_2 A_3 A_4$ هو 00000 ، عندئذٍ تكون بوابة نفي الاختيار في الشكل (8 – 3 ب) في حالة القطع وتؤدي إلى تطبيق الحالة المنطقية "1" على خط إختيار الصف ، وبذلك يكون هذا الخط قد أصبح فعالاً للقراءة أو الكتابة ، بينما تصبح بقية الخطوط في حالة خاملة .

لاتمام العنوان يجب إختيار إحدى الكلمات الثماني للصف الفعال التي تحتوي كل منها على أربع وحدات ثنائية ، يمكن إستخدام دائرة شبيهة بالدائرة المبينة في الشكل (8-3) . ولأن هناك ثمانية خطوط أعمدة ، ينبغي وجود ثماني بوابات نفي إختيار مع ثلاثة مكبرات عواكس فصل للادخال . يبين الشكل (8-4) التركيب المنطقي لدائرة كاشف الجفرات 3 إلى 8 . نلاحظ هنا أن ذاكرة 4 X 256 تتطلب ثمانية أطراف للعناوين وتتصل إلى ثمانية

الشكل (3-8) دائرة MOS لاختيار الصف في مصفوفة مكونة من 32 خلية صف :

أ- خمسة عواكس فصل.


ب- إحدى دوائر كواشف الصف المتطابقة البالغ عددها 32.



الشكل (4-8) دائرة محلل الجفرات 3 الى 8 لأختيار العمود.

عواكس ، بحيث تشكل خمسة منها جزءاً من كاشف 5 إلى 32 من أجل إختيار الصف ، وتشكل ثلاثة منها جزءاً من كاشف 3 الى 8 لاختيار العمود .

وفضلاً عن مصفوفة الخلايا والكواشف ، تحتوي الدائرة المتكاملة للذاكرة على مكبرات تحسس Sense وقراءة ومكبرات كتابة ودوائر تحكم . إن مكبرات التحسس والكتابة هي بوابات منطقية بسيطة تعطي مستويات منطقية مناسبة وفصلاً كافياً . يبين الشكل (5-8) مخططاً كتلياً لذاكرة RAM ساكنة مكونة من 256 كلمة لكل منها أربع وحدات ثنائية . هناك أربعة مكبرات تحسس وأربعة مكبرات كتابة لتكبير الوحدات الثنائية للكلمة .



الشكل (5-8) مخطط كتلي لذاكرة RAM ‏(256X4).

تكون دائرة الذاكرة المتكاملة في حالة فعالة عندما يكون إدخال تمكين الرقاقة (CE) Chip enable في منطق "0" . ولكن إذا كان الادخال CE هو "1" ، فإن إخراج كل من البوابتين 1 و 2 يكون "0" وتكون مكبرات التحسس والكتابة في حالة قطع وعلى ذلك تكون دائرة الادخال / الاخراج (I/0) input / Output في حالة خاملة .

لنفرض أنه تم تمكين القطعة (الدائرة المتكاملة للذاكرة) بوجود منطق "0" عند الادخال CE . يعطي المنطق "1" عند تحكم القراءة/ الكتابة (R W) إخراجاً يساوي الصفر عند البوابة 1 التي تجعل مكبرات الكتابة في حالة خاملة. وتعمل الحالة المنطقية "1" لاخراج البوابة 2 على جعل مكبرات التحسس في حالة فعالة، وتظهر الوحدات الثنائية للكلمات المعنونة عند الاخراج. ومن ناحية أخرى، يعكس المنطق "0" عند الادخال R W إخراج كل من البوابتين 1 و 2، بحيث يتم تمكين مكبرات الكتابة وتعطيل مكبرات التحسس. وتخزن الوحدات الثنائية عند نهايات الادخال الآن في الكلمة المعنونة.

8 – 3 ذاكرة الوصول العشوائي RANDOM Access Memory (RAM) :


يتضمن مصطلح RAM كلا من ذاكرة القراءة فقط ROM وذاكرة القراءة والكتابة RWM (Read/write Memory) الا انه اصبح يطلق على ذاكرة القراءة والكتابة RWM . وهي كما يدل اسمها تسمح بالقراءة والكتابة ويكون زمن الوصول الى المراكز المختلفة فيها متساوياً كما انها ذاكرة من نوع متطايرة Volatile اي تفقد المعلومات المخزونة فيها لمجرد انقطاع مصدر الجهد الكهربائي ولو لحظة واحدة عنها، ولهذا السبب لاتصلح لخزن المعلومات فترة طويلة وعليه لايقوم المصمم ببرمجتها وانما الشخص المستفيد حيث يغير المعلومات فيها وحسب الحاجة.

يكون النطاط هو العنصر الاساسي لبناء ذاكرة RAM في منظومة بحيث يمكن اختيار اي عنصر عن طريق خطي اختيار X و Y ، وفي هذه الحالة تتكون الكلمة من مجموعة او سف من الخلايا بحيث يمكن عنونتها كلها في وقت واحد.

تكون ذاكرات RAM على نوعين اولها ساكن (مستقر) بمعنى ان المعلومات المخزونة فيها تظل ثابتة طالما استمر وجود تيار التغذية الكهربائي، وثانيها حركي (ديناميكي) بمعنى ان المعلومات يحتفظ بها على هيأة شحنات كهربائية في مكثفات بحيث يجب تجديدها (انعاشها) دورياً في دورة التجديد لتعويض الشحنة المترسبة من المكثفات.

يبين الشكل (8 – 6) خلية ذاكرة ساكنة مصنعة من ترانزستورات ثنائية القطبية. عندما يكون الجهد المتصل بالخطين X و Y جهدا منخفضا يمر تيار في الترانزستور TR_1 أو TR_2 تبعا للمعلومة المخزنة في الخلية الى الخطين X و Y ذوى الجهد المنخفض. لقراءة

الخلية يتم رفع جهد خطي الاختيار X و Y الى جهد موجب بحيث يتحول التيار المار في اي من TR_1 أو TR_2 الى خطي البيانات. يلاحظ ان التيارين المارين في خطي البيانات يكونان غير متساويين مما يدل على الحالة المنطقية للخلية. للكتابة في الخلية يجب رفع جهد خطي الاختيار X و Y الى جهد موجب والاحتفاظ بجهد خط البيانات موجباً أو سالباً تبعاً للترانزستور المراد وضعه في حالة توصيل.




الشكل (8-6) خلية ذاكرة الوصول العشوائي RAM ساكنة باستخدام عناصر ثنائية القطبية.

يبين الشكل (8-7) خلية ذاكرة ساكنة بسيطة مكونة من ترانزستورات احادية القطبية من نوع CMOS. يمتاز هذا النوع من الخلايا بسرعة وصول عالية في حدود (200ns) واستهلاك اقل للطاقة موازنة مع خلايا ثنائية القطبية. يلاحظ ان خطي البيانات لايتصلان بخلية الذاكرة الا عندما يكون كل من خطي الاختيار X و Y ذا جهد سالب.


تمتاز ذاكرة الوصول العشوائي الحركية بكثافة تخزين عالية موازنة مع ذاكرة الوصول العشوائي الساكنة، كذلك تمتاز بسرعة الوصول الى المعلومات العالية منها وقلة القدرة المستهلكة ولكنها تعاني من مشكلة تسرب الشحنة من متسعة التخزين مما يستوجب تجديد

شحن هذه المتسعة باستمرار (عادة تتم اعادة شحن المتسعة كل بضعة اجزاء من الملي ثانية).




الشكل (8 – 7) خلية ذاكرة الوصول العشوائي RAM ساكنة باستخدام عناصر أحادية القطبية من نوع CMOS.

يوضح الشكل (8 – 8) دائرة RAM حركية بسيطة احادية القطبية والتي تستخدم ثلاثة ترانزستورات من نوع MOS حيث يتم تخزين الشحنة في المتسعة C1. اذا كان الترانزستور TR_2 في حالة توصيل (ON) فانه بالامكان تجديد وضع الشحنة أو تغييرها. كما يمكن قراءة محتويات الخلية بتوصيل خط القراءة الى جهد سالب وبذلك يصبح الترانزستور TR_3 في حالة توصيل اذا كان هناك "1" مخزون في المتسعة C_1 يؤدي ذلك الى وضع TR_1 في حالة توصيل، مما يسبب تفريغ الشحنة الى خط البيانات. اما اذا كان هناك "0" في المتسعة C_1 فأن خط البيانات لاتتغير حالته. لذلك في نهاية دورة القراءة تكون حالة خط البيانات متممة للقيمة المخزونة في الخلية، ويتم تصحيح ذلك باعادة كتابة المعلومات الموجودة في خط البيانات عن طريق خط كتابة البيانات لتجديد تخزين القيمة الصحيحة في الخلية بعد كل دورة للقراءة.



الشكل (8–8) خلية ذاكرة الوصول العشوائي (RAM) الحركية أحادية القطبية من نوع MOS


بالرغم من تصنيع ذاكرات RAM الحركية باستخدام اشباه الموصلات احادية القطبية بشكل عام، الا انه توجد ذاكرات RAM حركية مصنعة باستخدام اشباه الموصلات ثنائية القطبية. يبين الشكل (8–9) خلية ذاكرة RAM حركية من اشباه الموصلات ثنائية القطبية حيث يتم تخزين المعلومات في المتسعتين C_1 و C_2 . في الحالة الاعتيادية يكون كل من الثنائيين D_1 و D_2 في حالة انحياز عكسي بحيث يكون خطا البيانات 1 و 2 معزولين تماماً عن الخلية ويكون الجهد الموجود على احد المتسعتين أعلى من الجهد الموجود على المتسعة الاخرى تبعاً لحالة الترانزستورين TR_1 و TR_2 (ايهما في حالة توصيل).



الشكل (8–9) خلية ذاكرة الوصول العشوائي (RAM) الحركية ثنائية القطبية.

يمكن عنونة الخلية بوضع جهد منخفض على خط اختيار الكلمة ، ويمكن بذلك قراءة المعلومة بمعرفة التيارات السارية في خطوط البيانات . يتم تجديد تخزين المعلومة (أو كتابة معلومة جديدة) بوضع الحالة المطلوبة على خط البيانات المناظر (اي بوضع الجهود المناسبة على خطوط البيانات) .


يكون تنظيم خلايا ذاكرة الوصول العشوائي RAM عادة في مصفوفة بخطوط الاختيار X و Y التي تتصل بدورها بدائرة محلل الجفرات للعناوين X و Y ، كما هو مبين في الشكل (8 – 10) حيث ان كل خلية تتألف من ثلاث ترانزستورات من نوع MOS كما هو موضح في الشكل (8 – 8) .



الشكل (8 – 10) مصفوفة ذاكرة الوصول العشوائي RAM الحركية المصنعة من أشباه الموصلات .

ان مكبرات التجديد الموضوعة في الشكل (8 – 11) تستخدم لضمان امكانية تجديد شحنات الخلايا كل ثانيتين تقريباً. يلاحظ ان الترانزستورين TR_3 و TR_4 يعملان بصفة مقاومتين في هذه الدائرة. يبدأ عمل الخلية بوضع خطوط البيانات في الحالة "1" عن طريق خط الشحن الاولي ثم يتم عنونة صف من الخلايا عن طريق خطوط الاختيار X و Y وتكون الاشارات الخارجة على خطوط قراءة البيانات متممة للقيمة المخزونة في صف الخلايا. تبدأ دورة التجديد بجعل الترانزستور TR_1 في حالة توصيل وبذلك تصبح الاشارات المتممة الموجودة على خطوط البيانات متصلة مباشرة بخطوط الكتابة بحيث يمكن اعادة كتابتها في الخلية. بذلك بالامكان اعادة كتابة (تجديد) صف كامل من الخلايا في نفس الوقت رغم انه تمت قراءة خلية واحدة.

بإستطاعتنا كتابة معلومة جديدة في الخلية بالاحتفاظ بالترانزستور TR_1 في حالة قطع وادخال المعلومة المرغوب في كتابتها مباشرة على خط كتابة البيانات ومن الممكن زيادة سعة تخزين الذاكرة المصنوعة من اشباه الموصلات باضافة دوائر متكاملة اخرى كما سيتم شرح ذلك في الفقرة (8 – 7) من هذا الفصل.




الشكل (8 – 11) أحد مكبرات التجديد المستخدمة في الشكل (8 – 10).

8 – 4 ذاكرة القراءة فقط Read Only Memory (ROM) :

كما يستدل من اسمها فان الذاكرة ROM تستخدم للقراءة فقط اي ان الكتابة فيها غير ممكنة. ولهذا تستخدم لخزن المعلومات لفترات طويلة كمعلومات البرنامج المراقب Monitor Program في الحاسبات الدقيقة. ويتم ادخال المعلومات على يد المصنع وبعد ذلك فانه ليس بمقدور المستفيد تغيير هذه المعلومات.

تمتاز ذاكرة ROM برخصها وسرعتها العالية وارتفاع كثافة مصفوفات التخزين الثابتة فيها. ويكون الوصول فيها عشوائياً حيث يكون زمن الوصول للمراكز المختلفة متساوياً. كما انها ذاكرة غير متطايرة non – volatile اي انها لاتفقد معلوماتها عند انقطاع مصدر القدرة الكهربائية عنها. وتعطي امكانية برمجتها (ملئها بالمعلومات) في البداية مرونة مفيدة للمصمم.

يبين الشكل (8 – 12) دائرة ذاكرة ROM ساكنة من نوع NMOS لها ثلاثة ادخالات للعنوان (A و B و C) لاختيار 8 كلمات لكل منها وحدتان ثنائيتان (D_0 و D_1). ان




الشكل (8 – 12) ذاكرة ROM ساكنة من نوع NMOS لها 8 كلمات لكل منها وحدتين ثنائيتين.

التعبيرين المنطقيين في المعادلتين (8–1)و (8–2) المشتقين من خارطة كارنوف (العلاقة بين الاخراج D، و D1 مع الادخال (A و B و C) يمثلان المنطق المركب الذي تنفذه دائرة ROM الصغيرة جداً الموضحة في الشكل (8–12).

$$D_1 = ABC + ABC + ABC \qquad (1-8)$$


$$D_2 = AC + ABC \qquad (2-8)$$

يتم بصورة عامة تصنيع ذاكرات ROM باستخدام الشبكات المنطقية التراكيبية بدلاً من دوائر النطاطات وذلك لانها تقوم بتخزين شكل معين من الاشارات المنطقية. يوضح الشكل (8–13) مصفوفة بسيطة من الثنائيات وهي جزء من دائرة تحويل النظام العددي العشري الى النظام الثنائي بحيث يتم وضع العدد العشري بصيغة جهد موجب على العنوان المناسب وبذلك تظهر الاشارات المنطقية على خطوط اخراج البيانات. تتم برمجة ذاكرة ROM هذه اثناء عمليات التصنيع باستخدام عدد من الاقنعة المختلفة اثناء مراحل الانتشار. يبين الشكل (8–14) مصفوفة من الترانزستورات من نوع MOS والتي تقوم بعمل مماثل لمصفوفة الثنائيات المبينة في الشكل (8–13).



الشكل (8–13)

جزء من ذاكرة ROM على هيئة مصفوفة من الثنائيات




الشكل (8-14) جزء من ذاكرة ROM على هيئة مصفوفة من ترانزستورات MOS

8-5 ذاكرة القراءة القابلة للبرمجة PROM
: Programmable Read Only Memory

لقد علمنا في الفقرة السابقة ان ذاكرة القراءة فقط ROM تتم عملية ادخال المعلومات اليها على يد الشركة المصنعة. غير ان ذاكرة القراءة القابلة للبرمجة PROM تترك فارغة ويتم ادخال المعلومات المطلوبة على يد المستفيد (مستعملها).

يبين الشكل (8-15) نوعين من ذاكرة PROM احدها ذات وصلات يمكن صهرها والثانية ذات ثنائيات متعاكسة.



الشكل (8 – 15) جزء من ذاكرة PROM

أ– ذات وصلات يمكن صهرها ب– ذات ثنائيات متعاكسة

اذا كانت الحالة المنطقية المرغوب فيها للخلية هي "1" فان الوصلة تترك سليمة كما حالها. اما اذا كانت حالة "0" هي المطلوبة فيتم قطع الوصلة كهربائياً وذلك بامرار تـ قدره حوالي (25 mA) من خلالها. ويكون زمن الوصول اقل من (90 ns) وتبديد القد اقل من (900 mW) وتعد الذاكرة المسماة Intel 3604 ثنائية القطبية ذات سعة (K ا والمرتبة على هيأة (8 × 512) خير مثال لذاكرات PROM.

يوجد نوع اخر من ذاكرات PROM يدعى ذاكرات القراءة فقط القابلة للبرمج والمسح EPROM حيث يمكن مسح المعلومات المخزونة فيها وذلك بتسليط اشعة فوق البنفسجية لمدة تتراوح بين 10 و 15 دقيقة من خلال نافذة زجاجية في الدائرة المتكامل للذاكرة، ومن ثم يمكن اعادة برمجتها بنفس طريقة برمجة ذاكرة PROM.

كما يوجد نوع آخر يطلق عليه ذاكرة EAPROM وهي ذاكرة يمكن قراءتها فقط كـ يمكن برمجتها وتغيير المعلومات او البرنامج باستخدام نبضات كهربائية ذات جهد عالٍ على اطراف التوصيل الخاصة بالبرمجة. وتمتاز ذاكرة EAPROM عن ذاكرة EPROM بامكانية مسح كلمة واحدة من الذاكرة واعادة كتابتها بدون التأثير على باقي محتويات الذاكرة.

8 – 6 الذاكرة التتابعية Sequentially Accessed Memory (SAM) :


وتعرف ايضاً بذاكرة الوصول التسلسلي، حيث تقوم بخزن المعلومات بشكل متسلسل. يتم ادخال المعلومات وفق تسلسل زمني، بحيث يكون لكل وحدة ثنائية زمن تأخير محدد عن مرجع معين (اي ان زمن الوصول لوحدة ثنائية يختلف من وحدة لاخرى).
يعد الشريط المغناطيسي هو المثال المألوف للذاكرات التتابعية، حيث تقوم الحركة الميكانيكية للشريط بنقل الوحدات الثنائية المخزونة على التسلسل الى اخراج معين من اجل معالجة البيانات (المعلومات) فيها.

ان ابسط ذاكرات اشباه الموصلات التتابعية هي سجلات الازاحة Shift registers. وهناك العديد من الدوائر المتكاملة المصنعة كذاكرات تتابعية وتختلف في حجمها وتنظيمها. احدى هذه الذاكرات، الذاكرة TMS 3140 PMOS المكونة من تسع سجلات ازاحة ساكنة لكل منها 133 مرحلة وتعمل بتردد توقيت ما بين الصفر والـ 1.5 MHZ وتكون قدرة التبديد عند تردد (1 MHZ) هي (330 mW). تعد الدائرة

المتكاملة TMS 3409 الرباعية PMOS مثالاً على الذاكرات التتابعية الديناميكية ، وتتكون هذه الدائرة من اربع سجلات ازاحة لكل منها 80 مرحلة ، وتكون قدرة التبديد عند تردد (1 MHZ) هي (285 mW).

من ذاكرات اشباه الموصلات التتابعية المهمة ، الذاكرة التي تستخدم جهاز ربط الشحنة charge – coupled divice وتعرف باختصار على انها ذاكرة CCD. وبالرغم من زمن الوصول العالي لها موازنة مع ذاكرات RAM فانها تعطي سعة خزن كبيرة بكلفة منخفضة ، حيث يمكن تصنيع ذاكرة CCD لها قابلية خزن 64 kbit على قطعة سيليكون مساحتها اقل من نصف سنتمتر مربع.

يبين الشكل (8 – 16) تمثيلاً مبسطاً لجزء محدد من مقطع عرضي لجهاز ربط الشحنة مع الكترونات مخزنة.



الشكل (8 – 16) مخزن الشحنة في جهاز ربط الشحنة


يستخدم نظام الاطوار الثلاثة قطارات نبضات لنقل الشحنة كما هو مبين في الشكل (8 – 17). وتعد الذاكرة التتابعية Intel 2416 CCD التي تبلغ سعتها (16 kbits) تركيبا عملياً ، ويبين الشكل (8 – 18) مخططاً كتلياً مبسطاً لها. وترتب على اساس 64 سجل سحب دائري مكرر لكل منها 256 bits لها 18 طرفاً ، 3 منها لتغذيات الجهود (V_{DD} = 12 V) و (V_{BB} = – 5V) و (V_{SS} = OV) ا.' '' ' ّرف الباقية فشار اليها بالشكل (8 – 18) . وبسبب الحاجة الى 225 عملية ازاحة لتحريك وحدة ثنائية من ادخال الذاكرة الى الاخراج ، ولان دورة الازاحة تحتاج الى (750 ns) ، فإن زمن ا و . ا ، الاعظم يكون مساوياً لـ (200μs) تقريباً.

5v
5v
10v
1 2 3 4 5 6 7 8 9
SiO_2
$t = t_0$
(p substrate) p أساس

5v
15v
10v
1 2 3 4 5 6 7 8 9
$t = t_1$
(p substrate) p أساس

5v
10v
5v
1 2 3 4 5 6 7 8 9
$t = t_2$
(p substrate) p أساس


الشكل (17.8) نقل الشحنة في ثلاثة أطوار CCD



الشكل (8 – 18) مخطط كتلي للذاكرة التابعة Intel 2416 CCD

7- التوسعات في احجام الذاكرة Memory Expansions :


تعتبر خلية الذاكرة 1 × 1 (المبينة دائرتها المنطقية في الشكل (8−19)) العنصر الأساس في بناء الدوائر المتكاملة للذاكرة.



الشكل (8 − 19) ذاكرة RAM (1 × 1) أ− دائرتها المنطقية ب− مخططها الكلي.

وباستخدام الذاكرة (1 × 1) يمكن توسيع حجم الذاكرة في الاشكال الاتية :

1) توسع المتوالي Serial expansion يمكن وربط n من خلايا الذاكرة (1 × 1) للحصول على ذاكرة (n × 1) ، لها ادخال واحد Din واخراج واحد Dout ، كما هو موضح في الشكل (8−20). تتألف الذاكرة هذه من أربعة خلايا (1 × 1) تشكل بمجموعها ذاكرة RAM (4 × 1). للقراءة يربط الادخال R/W الى المنطق "1" ، وللمنطق "0" في حالة الكتابة ، وفي الحالتين يربط العنوان الى Ao و A_1 .




الشكل (8 – 20) ذاكرة RAM (1 × 4)

(2) توسع المتوازي Parallel expansion يبين الشكل (8 – 21) ذاكرة RAM (4 × 1) مكونة من اربعة خلايا ذاكرة (1 × 1) مربوطة على التوازي ، حيث يمكن قراءة كلمة ذات اربعة وحدات ثنائية أوكتابتها في آنٍ واحد . هذه الذاكرة لها اربعة اطراف لادخال المعلومات (D_{io} الى D_{i3}) وأربعة أطراف لاخراج المعلومات (D_{OO} الى D_{O3}) .

عندما يكون العنوان A في منطق "1" تكون جميع خلايا الذاكرة في حالة فعالة وفي آن واحد . أما بالنسبة لطرف تحكم القراءة / الكتابة(R/W)فهو كما في النوع السابق . باستخدام m من خلايا الذاكرة RAM (1 × 1) مربوطة على التوازي بنفس الطريقة الموضحة في الشكل (8 – 21) ، يمكن الحصول على ذاكرة RAM (1 ×m) .


(3) توسع المتوالي – المتوازي serial – parallel expansion يمكن الحصول على ذاكرة (n X m) اما بربط n من ذاكرة (1 × m) بطريقة التوالي . أو بربط m من ذاكرة (1 × n) بطريقة التوازي .



الشكل (8 – 21) ذاكرة RAM (1 × 4)

. يبين الشكل (8–22) المخطط الكتلي لذاكرة RAM (4 × 4) ، حيث تتم قراءة أربع كلمات أو كتابتها لكل منها أربع وحدات ثنائية وذلك بربط أربعة من ذاكرات التوالي (الشكل (8 –20)) بعضها مع بعض بشكل توازٍ.

يتم اختيار الكلمة المطلوبة (القراءة أو الكتابة) من خلال العنوان A_0 و A_1.



الشكل (8 – 22) المخطط الكتلي لذاكرة RAM (4 × 4)

المثال (8 – 1)


اذكر كافة الاحتمالات الممكنة لترتيب الذاكرة (1 × 16).

الحل

(4 × 4) ، (8 × 2) ، (2 × 8) ، (16 × 1) ، (1×16)

المثال (8 – 2)


باستخدام دائرتين متكاملتين نوع (7489) والتي تمثل ذاكرة RAM (4 × 16) كما هو مبين مخطط ربطها في الشكل (8 – 23) ، ارسم مخططاً كتلياً لذاكرة RAM (4 × 16) أولاً ولذاكرة RAM (4 × 32) ثانياً.




الشكل (8 – 23) دائرة اختبار الدائرة المتكاملة 7489 ذاكرة اشباه الموصلات RAM ذات (4 × 16)

الحل

يبين الشكلان (8 –24) و(8 –25) مخططين لذاكرة RAM (8 × 16) و(32 × 4)RAM على التوالي باستخدام دائرتين متكاملتين نوع 7489 (ذاكرة RAM ذات 16 × 4).



الشكل (8– 24) مخطط كتلي لذاكرة RAM (8 × 16) باستخدام دائرتين متكاملتين نوع 7489 (ذاكرة RAM ذات 16 × 4).



الشكل (8 – 25) مخطط كتلي لذاكرة RAM (4 × 32) باستخدام دائرتين متكاملتين نوع 7489 (ذاكرة RAM ذات 16 × 4).

اسئلة

8–1 كم عدد كلمات الذاكرة K (16 X 4) اذا كان لكل كلمة اربع وحدات ثنائية؟

8–2 اكتب جدول الحقيقة لدائرة محلل الجفرات المبينة في الشكل (8–4).

8–3 اذكر كافة الاحتمالات الممكنة لترتيب الذاكرة (32 X 4).

8–4 ما عدد الدوائر المتكاملة نوع (7489) التي تحتاج اليها لبناء ذاكرة RAM (32 X 8)؟ ارسم مخططاً كتلياً يوضح ذلك.

8–5 وازن بين ذاكرة RAM وذاكرة ROM.

8–6 ما حالة الاخراج في ذاكرة ROM المبينة في الشكل (8–12)؟

8–7 ايهما افضل ذاكرة الوصول العشوائي ثنائية القطبية أم احادية القطبية؟ ولماذا؟

8–8 ما مزايا ذاكرات اشباه الموصلات ومحدداتها موازنة مع الذاكرات المغناطيسية؟

الفصل التاسع

مفاتيح التجفير واعادة حل الجفرات & Encoders Decoders Keys

9 – 1 مقدمة : Introduction :

هناك انواع عديدة من الجفرات تستخدم بكثرة سواء في العمليات الحسابية أم في نقل المعلومات من جهاز الى اخر أو في الاتصالات الرقمية ، نتناول في هذا الفصل قواعد التجفير وانواع الجفرات المستخدمة بكثرة والعلاقة فيما بينها كما نتطرق الى مفاتيح التجفير وحل الجفرات وتوضيح وظائفها من خلال امثلة على عملية التجفير واستعادة المعلومات وتطبيقاتها العملية .

9 – 2 التجفير وحل الجفرات Coding & Encoding :

نعني بالتجفير كيفية ترتيب المعلومات الرقمية لاجراء العمليات الحسابية عليها أو معالجتها بوساطة الحاسبة الالكترونية أو نقلها من جهاز الى اخر حتى تكون العملية برمتها اكثر كفاية واقل خطأ .

ان التجفير يعني تحويل أي رقم أو حرف الى شكل ثنائي (رقم ثنائي) اما حل التجفير فيعني العكس تماماً اي اعادة تكوين الرقم أو الحرف أو بنائه من الرقم الثنائي الناتج . هناك دوائر عديدة للتحويل من جفرة الى اخرى تسمى بمحولات الجفر وهي دوائر مترابطة او متعاقبة sequential or combinational تحول الجفرة التي تعمل بنظام معين الى جفرة ثانية بنظام ثانٍ مطلوب .

9 – 3 استخدام الجفرات Use of Codes :

ان التعامل مع الحاسبات هو احسن مثال للحاجة الى التجفير وحل الجفرات ، مثلاً العمليات الحسابية ومعالجة المعلومات تدعونا الى اختيار نظام ثنائي بوصفه اساساً لعمليات الفتح والغلق المستخدمة في الدوائر الرقمية للحاسبة والتي لها حالتان منطقيتان مستقرتان هما

(0) و (1) ، وتظهر الحاجة في معظم الاحيان لتغيير الجفرة داخل الحاسبة فبعض الحاسبات تنفذ عملياتها الحسابية باستخدام جفرة العشري المجفر بالثنائي BCD (راجع الفقرة (7 – 6)) . وهناك عدد من الجفرات كل واحدة منها تعطي للحاسبة كفاية وفائدة معينة في العمليات الحسابية تعتمد على دائرة الحاسب واللغة المستخدمة .

4-9 قواعد التجفير وأنواع الجفرات : Coding principles & Types

يستخدم عادة في الانظمة المنطقية أربع قواعد للتجفير وترتيب الأرقام وهي كما يأتي :

1. النظام الثنائي Binary – الاساس 2 مع الرموز 0 ,1 .
2. النظام العشري Decimal – الاساس 10 مع الرموز 0 ,1 ,2 . .. 9 .
3. النظام الثماني Octal – الاساس 8 مع الرموز 0 ,1 ,2 .... 7 .
4. النظام السداسي عشر Hexadecimal – الاساس 16 مع الرموز 0 ,1 ,2 ... 8 ,9 ,F ,E, D, C, B, A (تمثل الحروف A الى F الارقام 10 ,11 ,12, 13 ,14 ,15) .

هناك أنواع أخرى من الجفرات منها :

أولاً : جفرة كري gray code : يبين الجدول (1-9) جدول الحقيقة لجفرة كري مع الجفرة في النظام العشري والجفرة في النظام الثنائي لستة عشر رقماً .

هناك علاقة رياضية بين جفرة كري والجفرة في النظام الثنائي وهي كما يأتي :

$$X = \frac{Y \ominus 2Y}{2}$$

حيث X هو الرقم في جفرة كري أما Y فهو الرقم في جفرة النظام الثنائي ، مثلا 2 في النظام العشري يمثل (0010) في النظام الثنائي ، (2Y=0100) . + (0100) = 0110 (0010)

وتساوي 6 في النظام العشري .

الجدول (9-1) جدول الحقيقة لجفرة كري

عشري	ثنائي				كري			
	B_4	B_3	B_2	B_1	G_4	G_3	G_2	G_1
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0
5	0	1	0	1	0	1	1	1
6	0	1	1	0	0	1	0	1
7	0	1	1	1	0	1	0	0
8	1	0	0	0	1	1	0	0
9	1	0	0	1	1	1	0	1
10	1	0	1	0	1	1	1	0
11	1	0	1	1	1	1	1	0
12	1	1	0	0	1	0	1	0
13	1	1	0	1	1	0	1	1
14	1	1	1	0	1	0	0	1
15	1	1	1	1	1	0	0	0

فتكون X في النظام كرى تساوي $\left(\frac{6}{2} = 3 \right)$ اي (0011) في النظام الثنائي اي ان الرقم 2 في النظام العشري يمثل بـ (0011) في جفرة كري ، وهكذا يمكن للطالب ان يتحقق من بقية الأرقام.

ثانياً : جفرة العشري المجفر بالثنائي BcD Code

ثالثاً : جفرة زائد ثلاثة Excess 3 Cods

يبين الجدول (9 – 2) جفرة BcD وجفرة BcD زائد ثلاثة وجفرة كري وجفرة كري زائد ثلاثة حيث يلاحظ امكانية الحصول على جفرة زائد ثلاثة بإضافة الرقم 3 الى حفرة BcD أو جفرة كري

الجدول (9 — 2) جفرة BCD وجفرة كري زائد ثلاثة

عشري	BCD 8 4 2 1	BCD زائد ثلاثة	كري	كري زائد ثلاثة
0	0 0 0 0	0 0 1 1	0 0 0 0	0 0 1 0
1	0 0 0 1	0 1 0 0	0 0 0 1	0 1 1 0
2	0 0 1 0	0 1 0 1	0 0 1 1	0 1 1 1
3	0 0 1 1	0 1 1 0	0 0 1 0	0 1 0 1
4	0 1 0 0	0 1 1 1	0 1 1 0	0 1 0 0
5	0 1 0 1	1 0 0 0	0 1 1 1	1 1 0 0
6	0 1 1 0	1 0 0 1	0 1 0 1	1 1 0 1
7	0 1 1 1	1 0 1 0	0 1 0 0	1 1 1 1
8	1 0 0 0	1 0 1 1	1 1 0 0	1 1 1 0
9	1 0 0 1	1 1 0 0	1 1 0 1	1 0 1 0


رابعاً : جفرة ايكن Aiken code : هذه الجفرة تسهل العمليات الحسابية في بعض الاجهزة الحسابية ، يبين الجدول (9 — 3) جفرة ايكن بالموازنة مع الجفرة الثنائية وجفرة BCD.

الجدول (9 — 3) جفرة ايكن

عشري	BCD $B_4 B_3 B_2 B_1$ 8 4 2 1	Aiken $A_4 A_3 A_2 A_1$ 2 4 2 1
0	0 0 0 0	0 0 0 0
1	0 0 0 1	0 0 0 1
2	0 0 1 0	0 0 1 0
3	0 0 1 1	0 0 1 1
4	0 1 0 0	0 1 0 0
5	0 1 0 1	1 0 1 1
6	0 1 1 0	1 1 0 0
7	0 1 1 1	1 1 0 1
8	1 0 0 0	1 1 1 0
9	1 0 0 1	1 1 1 1

خامساً : جفرات الاتصالات Telegraph Codes :

ان ظهور اجهزة الاتصالات جعل من الضروري تجفير المعلومات لنقلها من مكان الى آخر، ويكون هذا التجفير بشكل توالي وتمرر الارقام الناتجة بأقل عدد من الاسلاك (سلك واحد ذهاب مع اياب عن طريق الارض) أو سلكين للذهاب والاياب كما في الشكل (9-1).



الشكل (9-1) نقل المعلومات بين مكانين متباعدين


وهناك نوعان من جفرات الاتصالات الاكثر شيوعاً :-

1- جفرة الاتصالات العالمية الرقم 2.

2- جفرة الاتصالات العالمية ASCII American Standard Code for Information Interchange التجفير القياسي الامريكي لتبادل المعلومات

جفرة الاتصالات العالمية الرقم 2 : ترسل المعلومات في هذه الجفرة بخمسة ارقام ثنائية (خمس لحظات في لغة الاتصالات)، وتسبق المعلومات المفيدة دائماً اشارة بدء تسمى بداية Start، وتعقب المعلومات المفيدة اشارة نهاية تسمى وقوف stop، يتكرر ذلك لكل معلومات مجفرة بخمسة ارقام كما في الشكل (9-2).

يتم عن طريق التجفير بخمسة ارقام استخلاص 32 احتمالا تستخدم لتمثيل الارقام والحروف كما يظهر في الشكل (9-3) حيث يشبه الشكل اسلوب استخدام الشريط الورقي المثقب.



الشكل (9—2) إرسال المعلومات بخمسة ارقام

№	A..	1..		1	2	·	3	4	5
1	A	–		O	O	·			
2	B	?		O		·		O	O
3	C	:			O	·	O	O	
4	D	[illegible]		O		·		O	
5	E	3		O		·			
6	F	E		O		·	O	O	
7	G	%			O	·		O	O
8	H	H				·	O		O
9	I	8			O	·	O		
10	J	[illegible]		O	O	·		O	
11	K	(		O	O	·	O	O	
12	L	)			O	·			O
13	M	·				·	O	O	O
14	N	,				·	O	O	
15	O	9				·		O	O
16	P	0			O	·	O		O
17	Q	1		O	O	·	O		O
18	R	4			O	·		O	
19	S	'		O		·	O		
20	T	5				·			O
21	U	7		O	O	·	O		
22	V	=			O	·	O	O	O
23	W	2		O	O	·			O
24	X	/		O		·	O	O	O
25	Y	6		O		·	O		O
26	Z	+		O		·			O
27	<					·		O	
28	≡				O	·			
29	A...			O	O	·	O	O	O
30	1...			O	O	·		O	O
31	→					·	O		
32						·			

موقع الرقم
موقع الحرف
فراغ

عودة العربة
موقع الحرف
موقع فراغ
جرس

بين الخطوط
موقع الرقم
إستخدام محلي

الشكل (9—3) جفرة الاتصالات العالمية الرقم 2

تستغرق كل لحظة من لحظات التجفير الخمسة 20 ملي ثانية ويقاس ذلك بسرعة التضمين وفي مجال الاتصالات ترسل بمعدل 50 بود baud حيث ان


$$50 = \frac{1}{20\,ms} \text{ baud}$$

جفرة الاتصالات العالمية ASCII Code :

تمثل المعلومات في جفرة ASCII بسبعة ارقام ثنائية مضاف اليها رقم ثامن للكشف عن الخطأ (الرقم التكافئي Parity bit) . ولهذا تكون هذه الجفرة مصانة من الخطأ بعكس الجفرة الثنائية . تستخدم هذه الجفرة عادة في الحاسبات عندما يتطلب الامر تبادل المعلومات مع اجهزة طرفية peripherals مثل الطابعات أو دوائر التضمين MODEM أو ثاقبة الشريط الورقي .


تكون الاشارة في جفرة ASCII على الخط كما في الشكل (9—4) حيث تحاط الارقام الثمانية (7 لتمثيل المعلومات 1 لكشف الخطأ) بلحظة بدء start ولحظتي توقف stop . تستغرق الاشارة المرسلة على الخط 9.9 ملي ثانيه وبهذا تكون

$$\text{سرعة التضمين} = \frac{1}{9.9\,ms} = 110 \text{ بود}$$



الشكل (9—4) مكونات الاشارة على الخط في نظام آسكي ASCII

اما الشكل (9—5) فيبين لنا التجفير في نظام اسكي ASCII حيث يحتوي الجدول (128) احتمالاً ممكناً للتجفير.



الشكل (9–5) جفرة الاتصالات العالمية ASCII Code

9–5 لوحة المفاتيح Key board :

تعد لوحة المفاتيح جهاز ادخال المعلومات الاكثر استخداماً في الحاسبات الالكترونية ، تتكون اساساً من مصفوفة من نقاط التماس مع مفتاح تجفير مرتبط باللوحة وبشكل عام يكون دائرة متكاملة (MM 5740 على سبيل المثال) . يرتبط كل مفتاح في اللوحة مع الخطوط الافقية والعمودية للمصفوفة المكونة للوحة .

يستخدم مع لوحة المفاتيح مبداء المسح الالكتروني المستمر على نقاط التماس ليكشف نقطة تماس المفتاح المضغوط (حيث يمثل كل مفتاح رقماً أو حرفاً أو علامة خاصة) ترسل اشارة اخراج عن تماس المفتاح المضغوط . في لوحات المفاتيح الاكثر تطوراً يعمل مفتاح التجفير مع حاسب مايكروي يسمح بتطوير وظيفة معظم نقاط التماس حسب تطور برنامج الحاسب . فمثلاً يمكن استخدام نفس المفتاح للتعبير عن كتابة حرف أو رسم علامة معينة أو لون معين.

المواصفات التقنية للوحات المفاتيح :

لدراسة المواصفات التقنية للوحات المفاتيح يجب موازنة المواصفات الاتية :–

1 – **تقنية لوحة المفاتيح** : هناك على الاقل خمسة انواع مختلفة من تقنيات صناعة مفتاح التماس للوحة وهي : ميكانيكية ، ذات شريحة ، وذات متسعة ، وذات تأثير فجوة وذات قلب حديدي . ونقاط التماس الميكانيكية هي الاكثر اقتصادية وتستخدم تقنية التماس المعدني ولها فترة استخدام تتراوح بين (5–10 ملايين التماس) اما تقنية المتسعة فتكون بدون تماس معدني وانما بشكل تغيير في قيمة المتسعة في موصل معين مما يؤدي الى اخراج اشارة يتم تكبيرها ومن ثم استخدامها ، وفي حالة تقنية القلب الحديدي يعمل المفتاح نتيجه لتغيير في موقع القلب الممغنط مما يؤدي الى حصول الاشارة المطلوبة .

2 – **رد فعل عند الضغط على عدة مفاتيح بشكل متعاقب** : هذا المبدأ يعني طريقة تفسير اللوحة للاشارات عند الضغط على عدة مفاتيح في وقت واحد ، حيث يتطلب ذلك اسلوباً اضافياً لحفظ المعلومات فضلاً عن دوائر منطقية داخل لوحة المفاتيح .

3– اسلوب اعادة كتابة الحرف : ان قابلية لوحة المفاتيح على اعادة كتابة الحرف او الرقم عند الاستمرار في الضغط على المفتاح الخاص بالحرف تعد من المواصفات الجديدة في لوحة المفاتيح الحديثة.

4– وجود الحروف الخاصة : هناك لوحات مفاتيح تمتلك حروفا خاصة لاتوجد في لوحات المفاتيح الاعتيادية كوجود حروف تسمح برسم المنحنيات او رسوم معينة.

تحتوي لوحات المفاتيح الحديثة على حاسب مايكروي يسمح لمستخدمها ان يفرض اي جفرة في ثمانية ارقام ثنائية ولأي مفتاح من مفاتيح اللوحة.

9–6 مفاتيح حل التجفير Decoding Keys :

تحول مفاتيح التجفير المعلومات من n عدد من معلومات الادخال الى اكبر عدد من الاخراجات والذي يساوي 2^n ، عند اختيار مفتاح حل التجفير يجب ان يؤخذ بنظر الاعتبار الدوائر التي يجهزها مفتاح التجفير وبعبارة اخرى الحمل الموجود على مفتاح التجفير في الاخراج ، فهي متوفرة باشكال مختلفة حسب طبيعة الاخراج.


9–6–1 انواع مفاتيح حل الجفرات : هناك انواع كثيرة ومختلفة لمفاتيح حل التجفير ومنها مفاتيح حل التجفير ذات اخراج فعال– جهد واطئ وتيار عال لتجهيز مصابيح الاشارة مباشرة واخرى اخراج فعال عالٍ تستخدم مصدراً للتيار وهناك ايضا مفاتيح حل التجفير ذات اخراج مناسب مع دوائر TTL المتكاملة، ندرج منها :

1– مفتاح حل تجفير (74138) بثلاثة ادخالات وثمانية اخراجات (تجفير ثنائي).
2– مفتاح حل تجفير (7442) باربعة ادخالات وعشرة اخراجات.
3– مفتاح حل تجفير (74154) باربعة ادخالات وستة عشر اخراجا.
4– مفتاح حل تجفير (74155) مزدوج بادخالين واربعة اخراجات (تجفير ثنائي).
5– مفتاح حل تجفير (7445) باربعة ادخالات وثمانية اخراجات (تجفير ثنائي) ذات جامع مفتوح تسمح بجهد قدره (30 V) وبتيار قدره (80 mA).
6– مفتاح حل تجفير (7446) للتحكم باضاءة الرقم ذي السبعة قطع (7 Segments).

لتوضيح عمل مفاتيح التجفير نتناول شرحاً مفصلاً لمفتاح حل التجفير 74155 ذي ادخالين نحو اربعة اخراجات (مزدوج).

9–6–2 مفتاح حل التجفير 74155 :

يبين الشكل (9–6) المخطط الكتلي والتركيب الداخلي وجدول الحقيقة لمفتاح حل التجفير 74155 .



المدخلات				الاخراجات				المدخلات				الاخراجات			
عنوان		تحكم	معطيات					عنوان		تحكم	معطيات				
B	A	1G	1C	$1Y_0$	$1Y_1$	$1Y_2$	$1Y_3$	B	A	2G	2C	$2Y_0$	$2Y_1$	$2Y_2$	$2Y_3$
X	X	1	X	1	1	1	1	X	X	1	X	1	1	1	1
X	X	X	0	1	1	1	1	X	X	X	1	1	1	1	1
0	0	0	1	0	1	1	1	0	0	0	0	0	1	1	1
0	1	0	1	1	0	1	1	0	1	0	0	1	0	1	1
1	0	0	1	1	1	0	1	1	0	0	0	1	1	0	1
1	1	0	1	1	1	1	0	1	1	0	0	1	1	1	0

الشكل (9–6) المخطط الكتلي والتركيب الداخلي وجدول الحقيقة لمفتاح حل التجفير 74155


ومن استخدامات هذا المفتاح :

1 – يستخدم بصفة مفتاح تجفير بسيط ذي ادخالين نحو اربعة اخراجات وفي هذه الحالة يستخدم اخراج 1Y فقط ويبقى الاخراج 2Y منفصلا تماما عن الاخراج 1Y ، يربط العنوان على أطراف A و B ، يربط 1C على منطق "1" مع 1G على منطق "0".

(لاحظ جدول الحقيقة).

2 – يستخدم ايضاً بصفة مفتاح تجفير مزدوج (ادخالان باربعة اخراجات) ، يتم ربط 1C و 2C على منطق "1" و "0" على التوالي ، العنوان مشترك للاثنين (لاحظ جدول الحقيقة) ، فاذا استقبل G_1 و G_2 نفس الاشارة فيكون Y_1 و Y_2 متشابهين اما اذا استقبلا اشارتين مختلفتين فتكون الاخراجات Y_1 و Y_2 مستقلة بعضها عن بعض ، وهكذا نحصل على مفتاح مزدوج للتجفير يمكن استخدام الاخراجات 1Y و 2Y بطريقتين مختلفتين.

3 – استخدام مفتاح حل التجفير 74155 بثلاثة ادخالات وثمانية اخراجات :
يتم في هذه الحالة ربط 1C و 2C وكذلك الادخالان 1G و 2G كما في الشكل (9–7).



الشكل (9–7) المخطط الكتلي لمفتاح حل التجفير 74155 بثلاثة إدخالات وثمانية إخراجات.

يبين الجدول (9–4) جدول الحقيقة لمفتاح حل التجفير 74155 بثلاثة ادخالات وثمانية اخراجات.

الجدول (9 – 4) جدول الحقيقة لمفتاح حل التجفير 74155 بثلاثة ادخالات وثمانية اخراجات

الادخالات												
عنوان			تحكم	الاخراجات								
1C/2C	B	1G/2G	1G/2G	$2Y_0$	$2Y_1$	$2Y_2$	$2Y_3$	$1Y_0$	$1Y_1$	$1Y_2$	$1Y_3$
X	X	X	1	1	1	1	1	1	1	1	1
0	0	0	0	0	1	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1
0	1	0	0	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1
1	0	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	0	1	1
1	1	0	0	1	1	1	1	1	1	0	1
1	1	1	0	1	1	1	1	1	1	1	0

9 – 6 – 3 تطبيقات اخرى لمفاتيح حل التجفير:

1– التجفير من نظام الثنائي المجفر بالعشري BCD الى النظام العشري :

يبين الجدول (9 – 5) جدول الحقيقة لمفتاح حل التجفير من النظام الثنائي المجفر بالعشري الى النظام العشري ، حيث يظهر الادخال في العمود الاول للجدول ($\bar{X}_3\bar{X}_2\bar{X}_1\bar{X}_0 = 0$) , ($\bar{X}_3\bar{X}_2\bar{X}_1\bar{X}_0 = 1$)...الخ ، هناك ست حالات (لاتهتم) حيث تكون الاخراجات فيها خاطئة ولاتستخدم للتجفير وهي من 10 – 15 .

الجدول (9 – 5) تجفير من الثنائي المجفر عشريا الى العشري


ادخالات BCD				اخراجات عشري	
X_3	X_2	X_1	X_0		
0	0	0	0	0	
0	0	0	1	1	
0	0	1	0	2	
0	0	1	1	3	
0	1	0	0	4	
0	1	0	1	5	
0	1	1	0	6	
0	1	1	1	7	
1	0	0	0	8	
1	0	0	1	9	
1	0	1	0	10	اخراجات خاطئة لكون
1	0	1	1	11	التجفير غير كامل
1	1	0	0	12	
1	1	0	1	13	
1	1	1	0	14	
1	1	1	1	15	

2- مفتاح حل تجفير من اربعة خطوط الى ستة عشر خطاً :

يستخدم مفتاح حل التجفير 74154 لتجهيز 16 إخراجاً من 4 إدخالات كما يتبين من الجدول (9 – 6) والشكل (9 – 8) ، كما يمكن ربط اكثر من مفتاح حل تجفير واحد للحصول على اخراجات كثيرة عندما يكون عدد الادخالات اكثر من اربعة .

الجدول (9 – 6) جدول الحقيقة لمفتاح حل التجفير 74154


ادخالات						اخراجات															
G_1	G_2	D	C	B	A	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
0	0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
0	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
0	1	X	X	X	X	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	X	X	X	X	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	X	X	X	X	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1



الشكل (9 – 8) مفتاح حل التجفير

3- حل التجفير من الثنائي المجفر عشرياً الى العارضة ذات القطع السبعة :


يمكن توليد الارقام التي تظهر في الشكل (9 – 9) بتجهيز عدد من قطع العارضة ذات القطع السبعة لتظهر صورة الرقم المطلوبة ، حيث يقبل مفتاح التجفير (7446) الآنف الذكر جفرة BCD ليولد سبعة اخراجات لاثارة القطع السبعة للعارضة (g, f, e, d, c, b, a) وذلك لرسم الارقام من 0 الى 9.



الشكل (9 – 9) العارضة ذات القطع السبعة

4- استخدام مفتاح حل التجفير 74155 لاستعادة المعلومات المضاعفة :

لارسال المعلومات من مصادر مختلفة على التوالي وبخط سريع واحد يتم اجراء عملية مضاعفة المعلومات Multiplexing ، في جهة الاستقبال يتم اعادة بناء المعلومات وتتم هذه العملية عن طريق استعادة المعلومات المضاعفة Demultiplexing يوجد العديد من الدوائر التي تقوم بعملية المضاعفة في حين تقوم مفاتيح التجفير بعملية اعادة بناء المعلومات كما يظهر في الشكل (9 — 10 — أ) ، كل مصدر يتمثل بقناة دقيقة محددة بموقع عداد العنوان يتقدم بتقدم ساعة التزامن h_1 ، بعد نبضة h_1 مباشرة تنتقل المعلومات من $1Y_i$ الى $2Y_i$ لتسلط بعدها على D_i التي تغذي بدورها القنوات i ، لاحظ الشكل (9 — 10 — ب) . عند وصول نبضة h_2 يتم نقل المعلومات المحفوظة في $2Y_i$ الى القنوات المسماة i عن طريق المرجاح D وهكذا نحصل على المعلومات المرسلة كل واحدة على حدة .




الشكل (9 — 10) إستخدام مفتاح حل التجفير 74155 في إستعادة المعلومات

آ— تركيب المعلومات واستعادتها

ب— فصل المعلومات المرسلة في الاستعادة

9 – 7مفاتيح التجفير ENCODERS :

لهذه الدوائر عدد 2^n من الادخالات وعدد n لأخراجات العنوان ، تعمل الادخات حسب الأولوية وتكون المعلومات الخارجة مجفرة ثنائياً . يبين الشكل (9 – 11) المخطط الكتلي لمفتاح التجفير 74148 كما يظهر الجدول (9 – 7) جدول الحقيقة لهذا المفتاح .



الشكل (9 – 11) المخطط الكتلي لمفتاح التجفير 74148

الجدول (9 – 7) جدول الحقيقة لمفتاح التجفير 74148


الادخالات									الاخراجات				
E_1	I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	C	B	A	GS	EO
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	X	X	X	X	X	X	X	0	0	0	0	0	1
0	X	X	X	X	X	X	0	1	0	0	1	0	1
0	X	X	X	X	X	0	1	1	0	1	0	0	1
0	X	X	X	X	0	1	1	1	0	1	1	0	1
0	X	X	X	0	1	1	1	1	1	0	0	0	1
0	X	X	0	1	1	1	1	1	1	0	1	0	1
0	X	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

الادخال e_7 له الافضلية الاولى يعقبه e_6 ثم e_5 ,--- ,e_0 ، وتعطي الاخراجات ABC العنوان بشكل منعكس ويمكن تلخيص العملية كما يأتي :

يربط الادخال E_1 الى "1" فيكون مفتاح التجفير غير فعال وتكون ($1 = E_0 = GS$) وكذلك ($1 = c = B = A$) مهما كانت حالة الادخالات.

اذا كان ($O = E_1$) فهناك حالتان : الاولى عدم وجود ادخال فعال فتكون : ($1 = C = B = A = GS$) ، ($O = E_0$) والثانية وجود ادخال فعال واحد أو اكثر فيكون : ($O = GS$), ($1 = E_0$), ABC هو العنوان.

يبين الشكل (9 — 12) التركيب الداخلي لمفتاح التجفير 74148.



الشكل (9 — 12) التركيب الداخلي لمفتاح التجفير 74148

اسئلة

9 – 1 ماذا نقصد بالجفرة؟ عدد ثلاثة انواع من الجفرات المستخدمة في الحاسب.

9 – 2 وازن بين جفرة الثنائي المجفر بالعشري وجفرة كري.

9 – 3 كيف نحصل على جفرة زائد 3؟

9 – 4 وضح بالرسم كيفية نقل الكلمة باستخدام جفرة الاتصالات، ماذا نقصد بتعبير (ألبود) في مجال الاتصالات؟

9 – 5 عرف وظيفة مفتاح حل التجفير وعدد خمسة انواع من مفاتيح حل التجفير مع ذكر وظيفة كل منها.

9 – 6 بين كيفية استخدام مفتاح حل التجفير 74155 في تجهيز ثماني اخراجات من ثلاثة ادخالات.

9 – 7 اكتب جدول الحقيقة لمفتاح حل التجفير 74154 وبين كيف يمكنه تجهيز ستة عشر اخراجاً من اربعة ادخالات؟

9 – 8 بين اسلوب تغذية جفرة BCD الى العارضة ذات القطع السبعة.

9 – 9 وازن بين وظيفة مفاتيح حل التجفير ومفاتيح التجفير.

9 – 10 رتب جدولاً يبين اوجه الموازنة بين النظام العشري، والنظام الثنائي، ونظام BCD زائد 3.

معجم المصطلحات العلمية

— A —

active	فعال
accuracy	دقة
adder	ضائف
address	عنوان
analogue	تناظري
inalogue Computer	حاسبة تناظرية
A/ D (Analogue/ Digital)	تناظري/ رقمي
implifier	مكبّر
AM (Amplitude Modulation)	تضمين سعوي
ipplications	تطبيقات
ipproximation	تقريب
ASCII (American Standard Code for nformation Interchange)	التجفير القياسي الامريكي لتبادل المعلومات
istable multivibrator	هزّاز غير مستقر
isynchronous	غير متزامن

— B —

ase	قاعدة
inary	ثنائي
BCD (Binary Coded Decimal)	عشري مجفّر بالثنائي
istable multivibrator	هزّاز ثنائي الاستقرار
BJT (Bipolar Junction Transistor)	ترانزستور الوصلة ثنائي القطبية
uffer	حاجز (فاصل)

— C —

ell	خلية
iange over point	نقطة الانقلاب
iaracteristics	خصائص

chip	رقاقة
circuit	دائرة
clock	ساعة
code	جفرة
column	عمود
comparator	مقارن
control	تحكم (سيطرة)
conversion	تحويل
counter	عداد
counter method	طريقة العداد

— D —

data	بيانات
data distributor	موزع البيانات
data selctor	مختار البيانات
decade counter	عداد عشري
decoder	فاتح (محلل) الجفرات
diffusion	انتشار
D/ A (Digital/ Analogue)	رقمي / تناظري
digital counter	عداد رقمي
digital system	منظومة رقمية
diode	ثنائي
discharge	تفريغ
down counter	عداد تنازلي
duty cycle	دورة التشغيل

— E —

ECL (Emitter Coupled Logic)	منطق ربط الباعث
element	عنصر
emitter	باعث
enable	تمكين

epitaxial layer	طبقة فوقية
EPROM (Erasable Programmable Read Only Memory)	ذاكرة القراءة فقط القابلة للبرمجة والمسح
expansion	توسع

—F—

fabrication	تصنيع
family	عائلة
feedback	تغذية خلفية (عكسية)
FET (Field Effect Transistor)	ترانزستور تأثير المجال
flip-flop	نطاط
FM (Ferquency Modulation)	تضمين ترددي
free running	حر الحركة

—G—

gain	كسب
gate	بوابة
ground	ارضي

—H—

hexadecimal	سداسي عشر
high	عالي
hybrid	هجين (مختلط)
hysteresis	هسترة

—I—

IC (Integrated Circuit)	دائرة متكاملة
ideal	مثالي
input	ادخال
integrator	مكامل
inverter	عاكس (قالب)
isolation	عزل

— L —

ladder	سلّم
layer	طبقة
line	خط
logic	منطق
low pass filter	مرشح امرار واطئ
LSI (Large Scale Integraton)	تكامل المدى الكبير

— M —

mask	قناع
matrix	مصفوفة
memory	ذاكرة
mesh	مشبك
microelectronics	الكترونيات دقيقة
microprocessor	معالج دقيق
mil	وحدة قياس طول تساوي واحد بألف من الانج
monitor program	برنامج مراقب
monostable multivibrator	هزّاز احادي الاستقرار
MSI (Medium Scale Integ ration)	تكامل المدى المتوسط
multiplexer	معدد (مضاعف)

— N —

NAND gate	بوابة لاو
noise immunity	مناعة ضد الضوضاء
non — inverting	غير عاكس
non — Volatile	غير متطاير
NOR gate	بوابة لا أو
NOT gate	بوابة لا

— O —

octal	ثماني

تمت الطباعة على نفقة جامعة حضرموت للعلوم والتكنولوجيا بموافقة المؤلفين .

جامعة حضرموت

للعلوم والتكنولوجيا

طبع بمطابع :

عدن للطباعة و

تعز - ت ٢٣٣٥٤٩ فاكس ٢٣٣٥٥٠